期刊文献+
共找到252篇文章
< 1 2 13 >
每页显示 20 50 100
时序彩色LCoS数据接口的优化设计 被引量:11
1
作者 刘艳艳 耿卫东 +1 位作者 代永平 孙钟林 《液晶与显示》 CAS CSCD 北大核心 2006年第1期53-57,共5页
介绍一种在时序彩色LCoS微显示集成电路芯片内部运用的串入并出数据变换方法,即将外部串行输入的数据作并行输出处理,使得在同一时钟周期内可写入更多的像素数据,减少像素数据的写入时间,为液晶响应和光照留下更多的时间,保证图像亮度,... 介绍一种在时序彩色LCoS微显示集成电路芯片内部运用的串入并出数据变换方法,即将外部串行输入的数据作并行输出处理,使得在同一时钟周期内可写入更多的像素数据,减少像素数据的写入时间,为液晶响应和光照留下更多的时间,保证图像亮度,提高图像显示质量。使用该方法可以节省芯片外部管脚数目,降低产品成本。该方法在单片和三片式LCoS中都可运用。采用Verilog HDL对该数据变换模块进行设计,并进行了逻辑功能仿真,仿真结果表明该方法能将像素数据写入时间缩短约一半,能完成预期功能。 展开更多
关键词 LCOS 串入并出 数据转换 VERILOG 仿真
下载PDF
应用于红外读出电路的LVDS接收电路设计
2
作者 于越 《红外》 CAS 2024年第3期15-22,共8页
在大规模红外读出电路中,接口电路的数据传输效率及接口数量尤为关键。传统接口电路采用并行接口进行数据传输,这种方式会占用较多的芯片引脚。为了提升数据的传输效率,设计了一款用于数据接收的3通道串行低压差分信号(Low Voltage Diff... 在大规模红外读出电路中,接口电路的数据传输效率及接口数量尤为关键。传统接口电路采用并行接口进行数据传输,这种方式会占用较多的芯片引脚。为了提升数据的传输效率,设计了一款用于数据接收的3通道串行低压差分信号(Low Voltage Differential Signaling, LVDS)接口电路。电路采用0.18um互补金属氧化物半导体(Complementary Metal Oxide Semiconductor, CMOS)工艺设计。仿真结果表明,LVDS接口电路在400 MHz频率下,能够将2路接收端数据转换为8路数据并将其输出给内部数字处理单元。与传统并行接口相比,本电路节省了6个数据传输引脚,大大提高了数据传输效率。 展开更多
关键词 低压差分信号 LVDS 红外读出电路 串并转换
下载PDF
基于CMOS工艺的AES高速接口电路设计 被引量:1
3
作者 施佺 孙玲 陈海进 《电子器件》 CAS 2004年第3期413-415,396,共4页
为提高 AES加密电路的数据吞吐量 ,采用 0 .6μm CMOS工艺设计了输入接口单元电路。该接口电路接收串行的高速数据流 ,经过串并转换后 ,输出 1 2 8路低速并行数据流。CMOS互补逻辑结构降低了电路的功耗。手工版图布局优化了芯片面积 。
关键词 先进加密标准 串并转换 版图 CMOS互补逻辑
下载PDF
八通道串行FADC的波形取样电路的初步设计
4
作者 席仙梅 曾云 +5 位作者 王铮 李秋菊 常劲帆 孙云华 吕继方 罗江平 《核电子学与探测技术》 CAS CSCD 北大核心 2008年第4期805-808,812,共5页
介绍了一种用于高能物理实验系统的串行的八通道FADC波形取样电路的设计考虑和工作过程。侧重介绍了波形采样原理,并使用FPGA完成串并转换和流水线缓冲存储。
关键词 FADC FPGA 串并转换 VME证总线
下载PDF
基于信令降频方法的光纤交换网通信协议FCSP-RTF的研究 被引量:1
5
作者 刘君瑞 樊晓桠 康继昌 《计算机科学》 CSCD 北大核心 2010年第8期111-113,共3页
针对集群等通信中需频繁使用控制帧系统的网络通信需求,设计了一种基于信令降频方法的高效光纤交换网通信协议FCSP-RTF(the high-speed Fibre Channel Switch Protocol based on Reducing the Token's Frequency)。该通信协议在&qu... 针对集群等通信中需频繁使用控制帧系统的网络通信需求,设计了一种基于信令降频方法的高效光纤交换网通信协议FCSP-RTF(the high-speed Fibre Channel Switch Protocol based on Reducing the Token's Frequency)。该通信协议在"信令寻径"技术的基础上对信令帧进行降频编码,使交换机无需降频器件就能够直接识别高频信令信号,高效完成交换工作;FCSP-RTF协议精简了通信帧格式,提高了通信协议的效率。实验结果显示,FCSP-RTF协议帧结构简单,实现容易,基于此协议的千兆光纤交换网通信效率和可靠性高,实现成本大大降低。 展开更多
关键词 信令寻径 串并转换 信令降频码 FCSP-RTF
下载PDF
0.6μm CMOS工艺串行接口电路设计
6
作者 孙玲 陈海进 《南通工学院学报(自然科学版)》 2004年第4期91-93,共3页
采用0.6 μm CMOS工艺设计了AES加密模块的串行接口单元电路,提高了AES加密芯片的数据吞吐量。 基于CMOS互补逻辑的电路结构降低了的功耗,实现了与核心电路的电平匹配。全定制的设计方法优化了电路性 能和版图面积,提高了设计可靠性,降... 采用0.6 μm CMOS工艺设计了AES加密模块的串行接口单元电路,提高了AES加密芯片的数据吞吐量。 基于CMOS互补逻辑的电路结构降低了的功耗,实现了与核心电路的电平匹配。全定制的设计方法优化了电路性 能和版图面积,提高了设计可靠性,降低了研究成本。 展开更多
关键词 CMOS工艺 CMOS互补逻辑 电路设计 串行接口 电平 单元电路 数据吞吐量 加密 AES 全定制
下载PDF
基于FPGA的多路高速串并转换器设计 被引量:11
7
作者 仲建锋 胡庆生 孙远 《电子器件》 CAS 2008年第2期657-660,共4页
高速串并转换器的设计是FPGA设计的一个重要方面,传统设计方法由于采用FPGA的内部逻辑资源来实现,从而限制了串并转换的速度。该研究以网络交换调度系统的FGPA验证平台中多路高速串并转换器的设计为例,详细阐述了1:8DDR模式下高速串并... 高速串并转换器的设计是FPGA设计的一个重要方面,传统设计方法由于采用FPGA的内部逻辑资源来实现,从而限制了串并转换的速度。该研究以网络交换调度系统的FGPA验证平台中多路高速串并转换器的设计为例,详细阐述了1:8DDR模式下高速串并转换器的设计方法和16路1:8串并转换器的实现。结果表明,采用Xilinx Virtex-4的ISERDES设计的多路串并转换器可以实现800Mbit/s输入信号的串并转换,并且减少了设计复杂度,缩短了开发周期,能满足设计要求。 展开更多
关键词 串并转换 现场可编程逻辑阵列 XILINX ISERDES
下载PDF
基于FPGA和FLASH的多路数据存储技术 被引量:9
8
作者 吴嘉伟 魏志强 张会新 《现代电子技术》 北大核心 2020年第4期34-37,共4页
针对多路数据存储中所采集数据传输与存储速率不匹配的问题,提出一种基于FPGA和FLASH的多路数据存储技术。FPGA芯片可以通过RS 422串并转换模块将输入的串行数据转换为并行数据存入第一级数据缓存,主控模块对其重新编帧后存入第二级数... 针对多路数据存储中所采集数据传输与存储速率不匹配的问题,提出一种基于FPGA和FLASH的多路数据存储技术。FPGA芯片可以通过RS 422串并转换模块将输入的串行数据转换为并行数据存入第一级数据缓存,主控模块对其重新编帧后存入第二级数据缓存中,最后在FLASH控制模块作用下把数据存入FLASH存储器中。经测试,从FLASH存储器中读取的数据正确,该系统工作可靠。 展开更多
关键词 多路数据存储 FPGA FLASH 串并转换 数据缓存 数据重新编帧
下载PDF
基于高速串行ADC的并行采集模块设计 被引量:7
9
作者 张品 叶芃 曾浩 《电子测量技术》 2011年第9期101-105,共5页
串行总线技术可以获得更高的性能,具有更高的传输速率和更低的设计成本,被广泛应用于高速通信领域。基于高速串行LVDS输出的ADC利用时间交替并行采样技术设计实现了1个并行采集模块,主要阐述了采样时钟的相移设计与2 GSPS采样率的实现... 串行总线技术可以获得更高的性能,具有更高的传输速率和更低的设计成本,被广泛应用于高速通信领域。基于高速串行LVDS输出的ADC利用时间交替并行采样技术设计实现了1个并行采集模块,主要阐述了采样时钟的相移设计与2 GSPS采样率的实现、串行数据的传输与处理、DDR模式下1∶8串并转换器在FPGA平台中的设计与实现,并介绍了高速串行ADC芯片的工作模式。结果表明,采用Xilinx Spartan-6系列的ISERDES2模块设计的串并转换器最终达到了16 Gbit/s的串行数据吞吐量,满足了设计要求。 展开更多
关键词 高速串行传输 模数转换器 采样时钟 串并转换器 ISERDES2
下载PDF
基于Spartan-6的16路高速串行传输的设计与实现 被引量:7
10
作者 李明 周轶男 李霞 《电子技术(上海)》 2011年第3期83-86,共4页
高速串行传输的设计是FPGA设计的一个重要方面。在串行传输的设计中摒弃了采用FPGA内部逻辑资源实现从而限制了串并转换速度的传统设计方法,SelectIO^(TM)接口技术给FPGA实现高速串行传输提供了良好的舞台,本文详细阐述了1:8 DDR模式下1... 高速串行传输的设计是FPGA设计的一个重要方面。在串行传输的设计中摒弃了采用FPGA内部逻辑资源实现从而限制了串并转换速度的传统设计方法,SelectIO^(TM)接口技术给FPGA实现高速串行传输提供了良好的舞台,本文详细阐述了1:8 DDR模式下16路高速串行传输的实现,并通过了16路高速串行传输达到12.8Gbit/s传输速率的板级试验。 展开更多
关键词 低电压差分信号 串并转换 现场可编程门阵列 串化器/解串器
原文传递
基于CPLD的AOTV单光纤传输方案 被引量:5
11
作者 贺志容 叶妙元 +1 位作者 肖霞 赵玉富 《高电压技术》 EI CAS CSCD 北大核心 2004年第10期32-33,共2页
提出了一种以电容分压器为传感单元 ,用光纤作为一、二次侧电路间信号传输媒介的有源光电电压互感器单光纤传输方案 ;论述了对该方案用CPLD实现数据解调的原理及过程 ;给出了数据解调的仿真波形及系统采集模拟量的一组实验数据 。
关键词 光纤传输 数据解调 CPLD 信号传输 仿真波形 方案 传感 电容分压器 光电电压互感器 有源
下载PDF
片间高速图像传输系统的设计与实现 被引量:6
12
作者 任强 姚远程 秦明伟 《自动化仪表》 CAS 2018年第9期34-39,共6页
针对图像采集与处理系统研发中的现场可编程门阵列(FPGA)之间的高速图像数据传输问题,设计了一种全双工、高吞吐率、高稳定性和高抗干扰能力的高速图像数据传输方案。设计的片间高速图像传输系统提供了通用的图像传输接口,可兼容不同的... 针对图像采集与处理系统研发中的现场可编程门阵列(FPGA)之间的高速图像数据传输问题,设计了一种全双工、高吞吐率、高稳定性和高抗干扰能力的高速图像数据传输方案。设计的片间高速图像传输系统提供了通用的图像传输接口,可兼容不同的数据位宽和用户时钟频率。高速图像传输模块分为协议层和物理层。协议层包括跨时钟域电路和CXP图像传输协议编译码电路,完成跨时钟域和图像数据流编译码处理;物理层基于Aurora 8B/10B core,完成数据流的串并转换以及多通道绑定等处理,并采用GTH收发器实现高速串行数据的收发。仿真测试表明,图像数据传输正确,图像数据流同步时钟最高可达250 MHz,传输位宽达128 bit,最高吞吐率可达32 Gbit/s,平均吞吐率为20 Gbit/s,并且还有很大的提升潜力。该高速图像传输系统能够实现高吞吐率、高抗干扰、低错误率的图像数据传输,有助于各种不同视觉测量系统和图像处理系统的开发,具有广泛的应用价值。 展开更多
关键词 图像处理系统 高速图像数据传输 AURORA 8B/10B CORE 串并转换 图像传输协议 收发器 高速串行 FPGA
下载PDF
面向电子控制器的片上可调试性结构设计 被引量:6
13
作者 陈芳芳 周克宁 《电子器件》 CAS 北大核心 2018年第3期708-712,共5页
提出一种满足电子控制器高可靠要求的片上调试结构。通过复用JTAG接口,可以消除冗余引脚带来的成本和体积开销,同时基于TAP控制器而设计的自定义指令,使得JTAG链路实现结构测试和功能调试的融合;针对调试命令与总线访问的协议转换需求,... 提出一种满足电子控制器高可靠要求的片上调试结构。通过复用JTAG接口,可以消除冗余引脚带来的成本和体积开销,同时基于TAP控制器而设计的自定义指令,使得JTAG链路实现结构测试和功能调试的融合;针对调试命令与总线访问的协议转换需求,设计一种低开销与高效率的串并转换单元,实现全局地址空间的调试访问。实验结果表明,设计的调试结构使得调试时间平均缩短79.8%,面积开销下降16.73%,同时显著提高了调试链路的可靠性。 展开更多
关键词 电子控制器 串并转换 仿真 JTAG TAP
下载PDF
采用FPGA实现同步串行数据的并行采集 被引量:6
14
作者 严刚峰 方红 +1 位作者 杨维 郭兵 《自动化仪表》 CAS 北大核心 2014年第9期84-86,共3页
同步串行接口具有传输速度快、抗干扰能力强等特点,在具有串行数据传输的电子设备中得到了广泛的应用。同步串行数据的接收需要专用芯片,这使得具有同步串行接口的电子设备的应用受到了限制。针对具有同步串行接口的绝对值编码器,提出... 同步串行接口具有传输速度快、抗干扰能力强等特点,在具有串行数据传输的电子设备中得到了广泛的应用。同步串行数据的接收需要专用芯片,这使得具有同步串行接口的电子设备的应用受到了限制。针对具有同步串行接口的绝对值编码器,提出了串行数据转换和读取的实现方法,给出了详细的硬件原理图及其电路设计要点,并提供了关键的软件代码。这为具有同步串行接口设备的数据并行采集提供了一种低成本的实现方案。 展开更多
关键词 同步串行接口 FPGA DSP 数据采集 串并转换 硬件设计
下载PDF
40Gb/s至8路5Gb/s全光串并转换实验研究 被引量:5
15
作者 王菊 于晋龙 +5 位作者 罗俊 王文睿 吴波 韩丙辰 郭精忠 杨恩泽 《光学学报》 EI CAS CSCD 北大核心 2011年第5期36-39,共4页
提出了一种新型的40 Gb/s全光串并转换(AOSPC)的实现方案,该系统主要由波分/时分脉冲光源的产生与顺序多波长变换两个部分构成。实现了信道波长数目和重复频率可调的波时分脉冲光源;分析了基于单个半导体光放大器(SOA)中的交叉相位调制... 提出了一种新型的40 Gb/s全光串并转换(AOSPC)的实现方案,该系统主要由波分/时分脉冲光源的产生与顺序多波长变换两个部分构成。实现了信道波长数目和重复频率可调的波时分脉冲光源;分析了基于单个半导体光放大器(SOA)中的交叉相位调制效应(XPM)实现顺序多波长变换的原理,并在此基础上采用顺序多波长变换技术实现了将40 Gb/s的串行输入光信号转换为8路5 Gb/s的并行输出信号。该技术可将高速率的光信号转换成为多路低速率信号,进而可以使用现有的电子器件对信号进行处理,为下一步的光分组交换中的报头处理技术和光随机存取存储器(RAM)的研究提供了一种可行的思路。 展开更多
关键词 光通信 光分组交换 串并转换 波分/时分光脉冲 顺序多波长变换
原文传递
基于FPGA的高速收发器研究与设计 被引量:4
16
作者 李晓昌 翟正军 黄梦玲 《测控技术》 CSCD 2015年第4期28-31,共4页
在数字系统设计领域,对带宽的需求在不断增长,数据的并行传输已经成为高速数据传输的瓶颈,新一代高速串行总线技术如PCI Express、USB3.0、SATA等技术日臻成熟,而高速收发器是实现串行高速数据传输系统的重要组成部分。解析高速收发器... 在数字系统设计领域,对带宽的需求在不断增长,数据的并行传输已经成为高速数据传输的瓶颈,新一代高速串行总线技术如PCI Express、USB3.0、SATA等技术日臻成熟,而高速收发器是实现串行高速数据传输系统的重要组成部分。解析高速收发器的基本结构、工作原理,分析了总体设计、各模块的详细设计以及在FPGA中的集成,并进行了仿真和验证,研究表明采用高速收发器可以实现FPGA串并转换数据的功能。 展开更多
关键词 FPGA 串并转换 高速收发器
下载PDF
两级串并驱动有源相控阵T/R组件
17
作者 苏坪 周凯 +2 位作者 潘超群 吴啸天 程家栋 《制导与引信》 2024年第2期29-33,共5页
从实际应用出发,介绍了一种有源相控阵发射/接收(T/R)组件的两级串并驱动设计方案。该设计方案中移相/衰减数据的控制包含两级串并驱动,第一级串并驱动将数据锁存后送给第二级串并驱动,第二级串并驱动再将数据锁存后用于控制组件通道收... 从实际应用出发,介绍了一种有源相控阵发射/接收(T/R)组件的两级串并驱动设计方案。该设计方案中移相/衰减数据的控制包含两级串并驱动,第一级串并驱动将数据锁存后送给第二级串并驱动,第二级串并驱动再将数据锁存后用于控制组件通道收发待机和移相衰减。和传统的一级串并驱动控制方式相比,该控制方式可以有效降低T/R组件对串并驱动芯片的依赖程度,缩短T/R组件研制周期,降低研制成本。经测试验证,设计的两级串并驱动T/R组件具有较低的驻波系数、较高的移相精度,且各通道的增益平坦度及通道间的增益一致性均较好。 展开更多
关键词 串并驱动 多功能芯片 相控阵T/R组件
下载PDF
基于CPLD的汇聚视频光端机的设计与实现 被引量:2
18
作者 孙江平 苗长云 荣锋 《光通信技术》 CSCD 北大核心 2012年第8期59-61,共3页
针对传统的视频传输方案容易造成视频线或者光纤的浪费,利用复杂可编程逻辑器件CPLD、串并转换芯片和并串转换芯片及九针光模块和SFP光模块,通过时分复用技术,设计一个专用的光纤传输系统,仅需要少量光纤和少量视频线就可以完成视频传输。
关键词 复杂可编程逻辑器件 九针光模块 串并/并串转换 SFP光模块 时分复用
下载PDF
基于FPGA的小型化线列红外探测器数据采集系统设计 被引量:2
19
作者 赵凯生 汪江华 潘晓东 《电子技术应用》 北大核心 2012年第4期20-22,26,共4页
介绍了一种线列红外探测器数据采集系统的设计。该系统以FPGA作为逻辑控制核心,采用高度集成的4路差分放大器和8路串行LVDS输出的高精度模数转换器进行模拟信号处理,具备差分输入的FPGA控制器完成采集数据的实时串并转换和抽取拼接,具... 介绍了一种线列红外探测器数据采集系统的设计。该系统以FPGA作为逻辑控制核心,采用高度集成的4路差分放大器和8路串行LVDS输出的高精度模数转换器进行模拟信号处理,具备差分输入的FPGA控制器完成采集数据的实时串并转换和抽取拼接,具有小型化和高性能的特点。测试结果表明,该采集系统工作稳定可靠,信噪比达到68.5 dB,可以满足大部分红外成像系统的性能和体积要求。 展开更多
关键词 红外探测器 数据采集 FPGA 串并转换
下载PDF
多路串并转换在超宽带系统中的应用 被引量:2
20
作者 黄擘 《信息技术》 2012年第6期161-163,共3页
超宽带(UWB)是一种无载波通信技术,有人称它为无线电领域的一次革命性进展,认为它将成为未来短距离无线通信的主流技术。UWB系统为了提高数据速率,应用了超短基带丰富的GHz级频谱,这就对基带处理和传输数据提出了很高的要求。在基于Xili... 超宽带(UWB)是一种无载波通信技术,有人称它为无线电领域的一次革命性进展,认为它将成为未来短距离无线通信的主流技术。UWB系统为了提高数据速率,应用了超短基带丰富的GHz级频谱,这就对基带处理和传输数据提出了很高的要求。在基于Xilinx Virtex-5现场可编程逻辑器件(FPGA)的验证平台条件下,通过使用串并转换器来实现设计,即减少了设计复杂度,缩短了开发周期,也能最大限度的满足设计要求。 展开更多
关键词 串并转换 现场可编程逻辑阵列 ISERDES OSEREDS UWB
下载PDF
上一页 1 2 13 下一页 到第
使用帮助 返回顶部