期刊文献+
共找到261篇文章
< 1 2 14 >
每页显示 20 50 100
单相多功能电能表设计 被引量:38
1
作者 贺静丹 滕召胜 +1 位作者 温和 周良璋 《电子测量与仪器学报》 CSCD 2011年第1期89-95,共7页
针对目前市场对高可靠性低成本多功能单相电能表的需求,设计了一种基于单片机的具有多参数测量、多通信方式、复费率等多种功能的单相电子式电能表,给出了电源管理和计量取样单元的硬件电路和软件流程,重点介绍了电流、电压采样的设计,... 针对目前市场对高可靠性低成本多功能单相电能表的需求,设计了一种基于单片机的具有多参数测量、多通信方式、复费率等多种功能的单相电子式电能表,给出了电源管理和计量取样单元的硬件电路和软件流程,重点介绍了电流、电压采样的设计,探讨了电能表的误差来源,提出了软件实现的单相电子式电能表的三点校表方法。这种电能表成本低,硬件结构简单,技术指标完全满足IEC62052-11和IEC62053-21标准,已批量生产。 展开更多
关键词 多功能单相电能表 MSP430FE427单片机 低功耗设计 三点校表法
下载PDF
绝热计算原理与能量恢复型CMOS电路 被引量:23
2
作者 吴训威 杭国强 《计算机学报》 EI CSCD 北大核心 2000年第7期779-779,F003,共2页
从改变 CMOS电路中能量传输方式的观点出发 ,讨论了绝热计算原理 .在此基础上对实现能量恢复的现有三种方案及相应的电路结构进行了分析与比较 .
关键词 能量恢复 绝热计算原理 CMOS电路 能耗分析
下载PDF
CMOS集成电路低功耗设计方法 被引量:14
3
作者 徐芝兰 杨莲兴 《微电子学》 CAS CSCD 北大核心 2004年第3期223-226,共4页
 近年来,功耗问题已成为VLSI设计,尤其是在电池供电的应用中必须考虑的重要问题之一。文章通过对CMOS集成电路功耗起因的分析,对CMOS集成电路低功耗设计方法[1]和设计工具进行了深入的讨论。
关键词 CMOS 集成电路 低功耗设计
下载PDF
SOC时代低功耗设计的研究与进展 被引量:19
4
作者 王祚栋 魏少军 《微电子学》 CAS CSCD 北大核心 2005年第2期174-179,共6页
 在片上系统(SOC)时代,芯片内核的超高功耗密度以及移动应用市场对低功耗的无止境需求,使低功耗设计变得日益重要。文章全面系统地介绍了低功耗设计的相关内容,包括背景、原理和不同层次的功耗优化技术,着重介绍了面向SOC的系统级功耗...  在片上系统(SOC)时代,芯片内核的超高功耗密度以及移动应用市场对低功耗的无止境需求,使低功耗设计变得日益重要。文章全面系统地介绍了低功耗设计的相关内容,包括背景、原理和不同层次的功耗优化技术,着重介绍了面向SOC的系统级功耗优化技术。通过对已有研究成果按设计抽象层次和系统功能的分析,指出了其优化的全局性不够充分。提出了基于软硬件协同设计的系统功耗优化思路和设计流程,展望了SOC低功耗设计的发展方向。 展开更多
关键词 片上系统 低功耗设计 IC设计
下载PDF
芯片功耗与工艺参数变化:下一代集成电路设计的两大挑战 被引量:17
5
作者 骆祖莹 《计算机学报》 EI CSCD 北大核心 2007年第7期1054-1063,共10页
目前Intel、AMD、IBM等国际著名厂商均将其集成电路生产工艺全面转入65nm制程,对于以高性能为目标的高端芯片设计,受到了来自成本、设计与测试复杂性等方面的诸多挑战.文中主要论述了其中两个重要而具体的挑战:高功耗和日益显著的工艺... 目前Intel、AMD、IBM等国际著名厂商均将其集成电路生产工艺全面转入65nm制程,对于以高性能为目标的高端芯片设计,受到了来自成本、设计与测试复杂性等方面的诸多挑战.文中主要论述了其中两个重要而具体的挑战:高功耗和日益显著的工艺参数变化(process variation).首先分析了纳米工艺下芯片功耗的组成、高功耗的诸多危害和目前主要的低功耗设计方法;然后分析了工艺参数变化的组成,较大工艺参数变化对电路设计的影响以及电路性能分析、功耗分析和低功耗设计的统计式算法;最后结合笔者的研究工作,简单地对下一代集成电路设计的相关研究热点进行预测. 展开更多
关键词 集成电路(IC) 纳米工艺 功耗 性能 低功耗设计 工艺参数变化
下载PDF
CMOS集成电路设计中的功耗优化技术 被引量:10
6
作者 朱宁 周润德 羊性滋 《清华大学学报(自然科学版)》 EI CAS CSCD 北大核心 1999年第5期108-111,共4页
对近年来发展起来的CMOS(互补型金属-氧化物-半导体)集成电路的各种低功耗设计方法进行了分析和比较。阐述了在电路级、逻辑级、寄存器传输级以及行为级。算法级和系统级等不同层次上的功耗优化的理论和方法,并且对在各个层次... 对近年来发展起来的CMOS(互补型金属-氧化物-半导体)集成电路的各种低功耗设计方法进行了分析和比较。阐述了在电路级、逻辑级、寄存器传输级以及行为级。算法级和系统级等不同层次上的功耗优化的理论和方法,并且对在各个层次上功耗优化所能达到的功耗改善的极限以及可改进的潜力作了进一步的探讨。 展开更多
关键词 CMOS集成电路 功耗优化 集成电路 设计
原文传递
基于LoRa通信的无线传感网低功耗节点设计 被引量:15
7
作者 蔡文郁 张鹏鹏 张美燕 《杭州电子科技大学学报(自然科学版)》 2018年第2期10-14,34,共6页
为了降低无线传感器网络节点的功耗,首先对传感器节点的高耗能部分进行合理选型及配置,然后通过分析无线信号在自由空间的传播模型,将功率控制机制引入MAC层,接着对引入功率控制的S-MAC协议的性能进行了仿真,最后在LoRa无线传感器节点... 为了降低无线传感器网络节点的功耗,首先对传感器节点的高耗能部分进行合理选型及配置,然后通过分析无线信号在自由空间的传播模型,将功率控制机制引入MAC层,接着对引入功率控制的S-MAC协议的性能进行了仿真,最后在LoRa无线传感器节点上完成了协议的实现。仿真结果表明,改进后的S-MAC协议与A-SMAC和S-MAC相比,分别节约5.5%和10%的能耗。实际测试表明,单个传感器节点覆盖半径可达5km;与固定发射功率方式相比,节点能够根据通信距离动态调整发射功率,降低了能量消耗。 展开更多
关键词 无线传感器网络 S-MAC协议 低功耗 LoRa通信
下载PDF
具有交叉耦合结构的能量恢复型电路 被引量:13
8
作者 吴训威 杭国强 《电路与系统学报》 CSCD 2000年第2期1-8,共8页
本文从改变能量传输方式的观点出发讨论了CMOS电路中的绝热开关原理,并对如何实现能量恢复进行了分析。本文重点对具有交叉耦合结构的绝热电路的特性作了分析比较,并在PAL电路的基础上提出了一种与之相补的绝热电路?PAL-1电路。
关键词 CMOS 绝热开关 能量恢复 耦合结构 集成电路
下载PDF
一种低功耗BIST测试产生器方案 被引量:11
9
作者 何蓉晖 李晓维 宫云战 《微电子学与计算机》 CSCD 北大核心 2003年第2期36-39,共4页
低功耗设计呼唤低功耗的测试策略。文章提出了一种在不损失固定型故障覆盖率的前提下降低测试功耗的内建自测试测试产生器方案,该方案在原始线性反馈移位寄存器的基础上添加简单的控制逻辑,对LFSR的输出和时钟进行调整,从而得到了准单... 低功耗设计呼唤低功耗的测试策略。文章提出了一种在不损失固定型故障覆盖率的前提下降低测试功耗的内建自测试测试产生器方案,该方案在原始线性反馈移位寄存器的基础上添加简单的控制逻辑,对LFSR的输出和时钟进行调整,从而得到了准单输入跳变的测试向量集,使得待测电路的平均功耗大大降低。给出了以ISCAS’85/89部分基准电路为对象的实验结果,电路的平均测试功耗降幅在54.4%~98.0%之间,证明了该方案的有效性。 展开更多
关键词 BIST 低功耗设计 内建自测试 测试产生器 线性反馈移位寄存器 集成电路
下载PDF
采用二相功率时钟的无悬空输出绝热CMOS电路 被引量:11
10
作者 杭国强 吴训威 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2001年第3期366-372,共7页
分析了 PAL 及 PAL- 1电路中输出悬空对电路性能的影响 ,强调在绝热电路设计中消除悬空输出的重要性 .提出了两种新的结构互补且无悬空输出的绝热电路 .PSPICE模拟证明它们能有效实现能量恢复 。
关键词 绝热开关 二相功率时钟 CMOS电路 绝热开关 集成电路 悬空输出
下载PDF
体系结构级功耗分析方法 被引量:5
11
作者 李佳 徐勇军 +1 位作者 李晓维 王新平 《系统仿真学报》 EI CAS CSCD 2004年第12期2821-2824,2827,共5页
功耗问题已经成为集成电路设计,尤其是嵌入式系统和电池供电设备开发中所要关注的重要问题。电路设计较低层次的功耗分析方法能提供比较好的准确性,但它们的功耗模型相对复杂,功耗分析的时间开销和内存开销都很大。本文所讨论的体系结... 功耗问题已经成为集成电路设计,尤其是嵌入式系统和电池供电设备开发中所要关注的重要问题。电路设计较低层次的功耗分析方法能提供比较好的准确性,但它们的功耗模型相对复杂,功耗分析的时间开销和内存开销都很大。本文所讨论的体系结构级功耗分析方法就克服了这些缺点,通过对可配置的功能单元分别进行功耗建模,基于准确的性能模拟来达到功耗模拟的目的,它可以广泛应用于体系结构、指令集、编译器以至软件的低功耗优化中,文章最后借助于通用CPU的系统级功耗模拟工具Wattch,研究了指令及数据缓存在配置方方法的功耗行为,实验证明,体系结构级的功耗分析为低功耗系统设计提供了更有价值的指导。 展开更多
关键词 低功耗设计 体系结构级功耗分析 功耗可配置体系结构 低功耗优化
下载PDF
高性能众核处理器申威26010 被引量:13
12
作者 胡向东 柯希明 +4 位作者 尹飞 张新 马永飞 颜世云 马超 《计算机研究与发展》 EI CSCD 北大核心 2021年第6期1155-1165,共11页
申威26010高性能众核处理器在多核处理器申威1600基础上,采用片上系统(system on chip,SoC)技术,在单芯片内集成4个运算控制核心和256个运算核心,采用自主设计的64位申威RISC(reduced instruction set computer)指令系统,支持256位SIMD(... 申威26010高性能众核处理器在多核处理器申威1600基础上,采用片上系统(system on chip,SoC)技术,在单芯片内集成4个运算控制核心和256个运算核心,采用自主设计的64位申威RISC(reduced instruction set computer)指令系统,支持256位SIMD(single instruction multiple data)整数和浮点向量加速运算,单芯片双精度浮点峰值性能达3.168TFLOPS.申威26010处理器基于28nm工艺流片,芯片die面积超过500mm\+2,芯片260个核心稳定运行频率达1.5GHz.申威26010处理器从结构级、微结构级到电路级,综合采用多种低功耗设计技术,峰值能效比达10.559GFLOPS/W.芯片运行频率和能效比均超过同时期国际同类型处理器.申威26010通过在高频率设计、稳定可靠性设计和成品率设计等方面的技术创新,有效解决了芯片在实现高性能目标中所遇到的高频率目标、功耗墙、稳定可靠性和成品率等难题,成功大规模应用于国产10万万亿次超级计算机系统“神威·太湖之光”,有效满足了科学与工程应用的计算需求. 展开更多
关键词 申威指令集 运算控制核心 运算核心 低功耗设计 能效比
下载PDF
采用异步电路的低功耗微控制器的VLSI设计与实现 被引量:7
13
作者 俞颖 周磊 闵昊 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2001年第10期1346-1351,共6页
介绍了一个采用异步电路设计的低功耗微控制器的电路结构及其 VL SI的实现 .该设计利用异步电路具有的低功耗特性 ,用异步逻辑设计并实现了一个 8位低功耗微控制器 .该微控制器与用传统同步方法设计 PIC16 C6 1的指令集兼容 ,功能相仿 ,... 介绍了一个采用异步电路设计的低功耗微控制器的电路结构及其 VL SI的实现 .该设计利用异步电路具有的低功耗特性 ,用异步逻辑设计并实现了一个 8位低功耗微控制器 .该微控制器与用传统同步方法设计 PIC16 C6 1的指令集兼容 ,功能相仿 ,在 CHARTERED0 .6 μm的工艺条件下 ,平均功耗只有 PIC16 C6 1的 16 % . 展开更多
关键词 异步逻辑 低功耗设计 微控制器设计 集成电路设计 VLSI
下载PDF
智能化电子产品的低功耗设计 被引量:2
14
作者 金永贤 《华东交通大学学报》 2001年第1期15-17,共3页
论述了智能化电子产品低功耗设计的意义 。
关键词 低功耗设计 单片机 可靠性 智能化电子产品
下载PDF
寄存器传输级低功耗设计方法 被引量:6
15
作者 罗旻 杨波 +1 位作者 高德远 沈绪榜 《小型微型计算机系统》 CSCD 北大核心 2004年第7期1207-1211,共5页
随着移动设备需求量的不断增大和芯片工作速度的不断提高 ,芯片的功耗已经成为电路设计者必须考虑的问题 ,对于芯片整体性能的评估已经由原来的面积和速度的权衡变成面积、时序、可测性和功耗的综合考虑 ,并且功耗所占的权重会越来越大 ... 随着移动设备需求量的不断增大和芯片工作速度的不断提高 ,芯片的功耗已经成为电路设计者必须考虑的问题 ,对于芯片整体性能的评估已经由原来的面积和速度的权衡变成面积、时序、可测性和功耗的综合考虑 ,并且功耗所占的权重会越来越大 .本文主要讲述在 RTL 设计中如何实现低功耗设计 . 展开更多
关键词 低功耗设计 寄存器传输级
下载PDF
ASIC后端设计中低功耗时钟树综合方法 被引量:7
16
作者 石玉龙 张立超 柏璐 《信息通信》 2009年第4期24-26,共3页
以基于Synopsys公司设计流程完成的SMIC0.18um1p6m工艺的DVBC解调芯片BTV2040S03为例,介绍一种以降低时钟树功耗为主要目的,以反相器构建时钟树的方法。通过完成物理设计动态仿真和功耗分析的数据表明,在保证时序收敛的前提下,相比传统... 以基于Synopsys公司设计流程完成的SMIC0.18um1p6m工艺的DVBC解调芯片BTV2040S03为例,介绍一种以降低时钟树功耗为主要目的,以反相器构建时钟树的方法。通过完成物理设计动态仿真和功耗分析的数据表明,在保证时序收敛的前提下,相比传统时钟树综合方法,功耗降低了5.7%。 展开更多
关键词 低功耗设计 时钟树综合 反向器
下载PDF
新型电流型CMOS四值边沿触发器设计 被引量:10
17
作者 杭国强 应时彦 《浙江大学学报(工学版)》 EI CAS CSCD 北大核心 2009年第11期1970-1974,共5页
提出3种应用于多值逻辑系统的电流型触发器设计,包括四值主从结构触发器、单闩锁单边沿触发器和单闩锁双边沿触发器.采用电流阈值控制技术简化这些电路的结构.单个锁存器的四值单边沿和双边沿触发器分别利用时钟信号的1个边沿和2个边沿... 提出3种应用于多值逻辑系统的电流型触发器设计,包括四值主从结构触发器、单闩锁单边沿触发器和单闩锁双边沿触发器.采用电流阈值控制技术简化这些电路的结构.单个锁存器的四值单边沿和双边沿触发器分别利用时钟信号的1个边沿和2个边沿后产生的窄脉冲使锁存器瞬时导通,实现取样求值.单闩锁结构的触发器不仅可以简化电路结构,更重要的是大大降低了电流型触发器的直流功耗.在保持相同数据吞吐量的条件下,应用双边沿触发器可以使时钟信号的频率减半,从而降低时钟网络的动态功耗.采用TSMC 0.25μm CMOS工艺参数的HSPICE模拟结果验证了所提出设计方案的有效性. 展开更多
关键词 电流型CMOS 多值逻辑 触发器 低功耗设计
下载PDF
SOC技术及系统级低功耗设计 被引量:7
18
作者 赵丽莎 罗胜钦 《电子与封装》 2008年第9期27-31,42,共6页
介绍了SOC设计中的IP核可复用技术、软硬件协同设计技术、SOC验证技术、可测性设计技术以及低功耗设计技术。对SOC低功耗设计中的瞬态功耗优化、平均功耗优化以及功耗的物理来源、电容充放电功耗、短路功耗、静电漏电功耗进行了分析。... 介绍了SOC设计中的IP核可复用技术、软硬件协同设计技术、SOC验证技术、可测性设计技术以及低功耗设计技术。对SOC低功耗设计中的瞬态功耗优化、平均功耗优化以及功耗的物理来源、电容充放电功耗、短路功耗、静电漏电功耗进行了分析。并对典型SOC设计中采取降低芯片和封装电容、降低电源电压,达到降低功耗的技术进行了研究。最后对系统级功耗设计中的电源系统低功耗设计、工作系统低功耗设计进行了探讨。 展开更多
关键词 SOC 关键技术 低功耗设计 系统级功耗优化
下载PDF
CMOS集成电路功耗分析及其优化方法 被引量:2
19
作者 王昌林 张勇 李东生 《舰船电子工程》 2006年第3期123-125,166,共4页
电子产品功耗的大小不仅限制了便携设备电池使用时间,也在一定程度上影响着设备性能。研究降低功耗的电路设计技术意义重大。CMOS集成电路功耗的物理来源主要有两种:由于CMOS管工作状态变化而引起的动态功耗和由于漏电流而产生的静态功... 电子产品功耗的大小不仅限制了便携设备电池使用时间,也在一定程度上影响着设备性能。研究降低功耗的电路设计技术意义重大。CMOS集成电路功耗的物理来源主要有两种:由于CMOS管工作状态变化而引起的动态功耗和由于漏电流而产生的静态功耗。针对决定功耗大小的具体因素,从制造工艺和具体设计角度,讨论了几种降低CMOS集成电路功耗技术。 展开更多
关键词 集成电路 低功耗设计 CMOS
下载PDF
低功耗三值双边沿触发器设计 被引量:6
20
作者 杭国强 《电路与系统学报》 CSCD 北大核心 2007年第4期15-19,共5页
提出了几种分别采用两个锁存器和单个锁存器的三值双边沿触发器设计方案,这些方案包括动态、半静态和静态结构。双锁存器三值双边沿触发器是通过将两个透明的三值闩锁并列构成的。单个锁存器的三值双边沿触发器设计是通过时钟信号的上... 提出了几种分别采用两个锁存器和单个锁存器的三值双边沿触发器设计方案,这些方案包括动态、半静态和静态结构。双锁存器三值双边沿触发器是通过将两个透明的三值闩锁并列构成的。单个锁存器的三值双边沿触发器设计是通过时钟信号的上升沿及下降沿后分别产生的窄脉冲使锁存器瞬时导通完成取样求值。三值双边沿触发器具有对时钟信号的两个跳变均敏感的特点,因此可以抑制时钟信号的冗余跳变。较之三值单边沿触发器,在保持相同数据吞吐量的条件下,采用三值双边沿触发器可使时钟信号的频率减半,从而降低系统功耗。最后给出了采用0.25μmCMOS工艺参数的HSPICE模拟结果及其功耗比较。 展开更多
关键词 多值逻辑 触发器 CMOS电路 低功耗设计
下载PDF
上一页 1 2 14 下一页 到第
使用帮助 返回顶部