期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到114篇文章
< 1 2 … 6 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
基于FPGA异步FIFO的研究与实现 被引量：49
1
作者 于海 樊晓桠 《微电子学与计算机》 CSCD 北大核心 2007年第3期210-213,216,共5页
通过分析异步FIFO的结构和关键技术,以减少电路中亚稳态出现概率为主要目的,提出了一种有效实现异步FIFO的设计新方法。结合FPGA对设计的异步FIFO进行了验证并针对两种FIFO模型做了性能比较,结果表明该设计大大提高了工作频率和资源利... 通过分析异步FIFO的结构和关键技术,以减少电路中亚稳态出现概率为主要目的,提出了一种有效实现异步FIFO的设计新方法。结合FPGA对设计的异步FIFO进行了验证并针对两种FIFO模型做了性能比较,结果表明该设计大大提高了工作频率和资源利用率。 展开更多
关键词 异步fifo 亚稳态 格雷码 FPGA
下载PDF
基于乒乓操作的异步FIFO设计及VHDL实现 被引量：37
2
作者 王智 罗新民 《电子工程师》 2005年第6期13-16,共4页
目前的PLD(可编程逻辑器件)例如FPGA(现场可编程门阵列)凭借其灵活、方便、资源丰富的优势在很多领域得到了广泛应用。随着其片内存储资源的增加,把FIFO(先进先出)器件集成到PLD中是一种方便地代替专用FIFO芯片的实现方法。根据异步FIF... 目前的PLD(可编程逻辑器件)例如FPGA(现场可编程门阵列)凭借其灵活、方便、资源丰富的优势在很多领域得到了广泛应用。随着其片内存储资源的增加,把FIFO(先进先出)器件集成到PLD中是一种方便地代替专用FIFO芯片的实现方法。根据异步FIFO的设计方法,引入乒乓操作的设计技巧,给出了一种用FPGA实现异步FIFO的设计方案。 展开更多
关键词 乒乓操作 异步fifo VHDL FPGA
下载PDF
基于Gray码的异步FIFO接口技术及其应用 被引量：20
3
作者 汪东 马剑武 陈书明 《计算机工程与科学》 CSCD 2005年第1期58-60,共3页
本文介绍了利用异步FIFO在跨时钟域的逻辑设计中进行异步接口的技术 ,介绍了利用Gray码作异步FIFO指针的方法。
关键词 异步fifo 接口技术 指针 逻辑设计 时钟
下载PDF
FPGA设计中的亚稳态研究 被引量：26
4
作者 黄隶凡 郑学仁 《微电子学》 CAS CSCD 北大核心 2011年第2期265-268,273,共5页
探讨了亚稳态的产生机制,对FPGA设计中的亚稳态进行分析,针对FPGA设计中的亚稳态问题,给出了一系列行之有效的解决方法。提供的设计技巧和优化手段在实践中可以很好地抑制亚稳态,提高系统可靠性。
关键词 亚稳态 FPGA 同步器 握手协议 异步fifo
下载PDF
异步FIFO在FPGA与DSP通信中的运用 被引量：21
5
作者 胡波 李鹏 《电子科技》 2011年第3期53-55,61,共4页
利用异步FIFO实现FPGA与DSP进行数据通信的方案。FPGA在写时钟的控制下将数据写入FIFO,再与DSP进行握手后,DSP通过EMIFA接口将数据读入。文中给出了异步FIFO的实现代码和FPGA与DSP的硬件连接电路。经验证,利用异步FIFO的方法,在FPGA与DS... 利用异步FIFO实现FPGA与DSP进行数据通信的方案。FPGA在写时钟的控制下将数据写入FIFO,再与DSP进行握手后,DSP通过EMIFA接口将数据读入。文中给出了异步FIFO的实现代码和FPGA与DSP的硬件连接电路。经验证,利用异步FIFO的方法,在FPGA与DSP通信中的应用,具有传输速度快、稳定可靠、实现方便的优点。 展开更多
关键词 异步fifo FPGA与DSP数据通信 EMIFA
下载PDF
基于FPGA的高速异步FIFO存储器设计 被引量：16
6
作者 杨军 孔兵 +1 位作者 宋克俭 尹航 《云南大学学报（自然科学版）》 CAS CSCD 北大核心 2007年第6期560-565,569,共7页
介绍异步FIFO存储器应用及其结构,详细分析了异步FIFO的标志逻辑设计及亚稳态的消除,提出了一种基于FPGA芯片利用格雷码对地址编码解决异步读、写时钟问题的思路及方法,并给出了VHDL程序.该方法具有高速、可移植性强、工作效率高的特点... 介绍异步FIFO存储器应用及其结构,详细分析了异步FIFO的标志逻辑设计及亚稳态的消除,提出了一种基于FPGA芯片利用格雷码对地址编码解决异步读、写时钟问题的思路及方法,并给出了VHDL程序.该方法具有高速、可移植性强、工作效率高的特点,在数字系统设计中具有一定的意义和应用价值. 展开更多
关键词 异步fifo 标志逻辑 格雷码 亚稳态 FPGA VHDL
原文传递
ASIC中的异步时序设计 被引量：10
7
作者 杜旭 王夏泉 《微电子学》 CAS CSCD 北大核心 2004年第5期522-524,528,共4页
　绝大部分ASIC设计工程师在实际工作中都会遇到异步设计的问题。文章针对异步时序产生的问题,介绍了几种同步的策略。特别是结绳法和异步FIFO的异步比较法,都是比较新颖的方法。
关键词 ASIC 异步时序 MTBF 双锁存器法 结绳法 异步fifo 异步比较
下载PDF
异步FIFO的设计与验证 被引量：12
8
作者 彭莉 秦建业 付宇卓 《计算机工程与应用》 CSCD 北大核心 2005年第3期98-101,共4页
多时钟域设计的一个难题是如何避免亚稳态的产生。异步FIFO是一种不同时钟域之间传递数据的常用方法。避免亚稳态问题及空满控制信号的产生是异步FIFO设计的两个难题。传统的异步FIFO设计采用同步读写地址后比较产生空满标志的方法,面... 多时钟域设计的一个难题是如何避免亚稳态的产生。异步FIFO是一种不同时钟域之间传递数据的常用方法。避免亚稳态问题及空满控制信号的产生是异步FIFO设计的两个难题。传统的异步FIFO设计采用同步读写地址后比较产生空满标志的方法,面积大、工作频率低。针对这些问题,文章提出了一种新的异步FIFO设计方案,它改进格雷编码电路,提高异步FIFO的工作频率,用先比较读写地址产生空满标志,再同步到相应时钟域的方法避免使用大量的同步寄存器,减小面积空间。EDA综合及FPGA验证的结果均表明,改进后异步FIFO的性能有了显著提高。 展开更多
关键词 多时钟域 亚稳态 异步fifo 格雷码 空满信号
下载PDF
基于FPGA数据采集系统 被引量：14
9
作者 孟德刚 何国瑜 《电子测量技术》 2004年第5期74-75,共2页
文中采用FPGA作为AD与DSP之间的接口,使FPGA在受控于DSP的同时完成对AD的控制。利用FPGA在系统可编程的特点和IP核技术,实现了对AD复杂的数据采集控制及数据缓存功能。
关键词 FPGA DSP IP核 在系统可编程 功能 接口 数据缓存 数据采集系统 数据采集控制
下载PDF
集成电路中的多时钟域同步设计技术 被引量：13
10
作者 赵永建 段国东 李苗 《计算机工程》 CAS CSCD 北大核心 2008年第9期246-247,259,共3页
针对通信过程中多时钟域之间的亚稳态现象,分析了几种同步器在集成电路异步设计中的应用。采用异步FIFO法设计ATM通信芯片中接口与内核的异步数据缓冲器。仿真验证结果表明该方法能使电路实现既定功能并提高其可靠性。
关键词 亚稳态 同步器 异步fifo 格雷码
下载PDF
异步FIFO的FPGA实现 被引量：5
11
作者 王淼 宋晗 《微处理机》 2004年第4期7-9,共3页
本文提出了一种用 FPGA芯片实现异步 FIFO的方案 ,重点强调了异步 FIFO握手信号 FULL、EMPTY的设计 ,并用 VHDL语言给以实现。
关键词 异步fifo FPGA VHDL FULL EMPTY
下载PDF
基于FPGA和TFT彩屏液晶的便携示波器设计 被引量：12
12
作者 孙盛坤 丁昊 宋杰 《电子设计工程》 2011年第4期158-161,共4页
设计了以FPGA为核心采集模块,以单片机为显示控制核心,以TFT彩屏液晶为显示器件的便携数字存储示波器。通过异步FIFO实现了FPGA中高速数据流与单片机处理速度之间的速率匹配。以三总线结构以及控制信号的握手协议为基础,保证了FPGA与单... 设计了以FPGA为核心采集模块,以单片机为显示控制核心,以TFT彩屏液晶为显示器件的便携数字存储示波器。通过异步FIFO实现了FPGA中高速数据流与单片机处理速度之间的速率匹配。以三总线结构以及控制信号的握手协议为基础,保证了FPGA与单片机通信的有效性和可靠性。该系统具有自动频率控制(AFC)和自动增益控制(AGC)的功能,可以方便地对信号进行测量。 展开更多
关键词 FPGA TFT液晶 异步fifo 数字存储示波器
下载PDF
基于FPGA的异步FIFO缓存设计 被引量：9
13
作者 肖静娴 戴亚文 《电子测量技术》 2009年第11期92-94,共3页
介绍了异步FIFO的类型以及工作原理,研究了使用用FPGA芯片内部的双口RAM来实现异步FIFO设计方案,重点阐述了如何判断空/满标志信号以及消除亚稳态的设计思路。针对多位跨时钟域的数据传输,可能出现亚稳态导致数据出现不可知的错误,讨论... 介绍了异步FIFO的类型以及工作原理,研究了使用用FPGA芯片内部的双口RAM来实现异步FIFO设计方案,重点阐述了如何判断空/满标志信号以及消除亚稳态的设计思路。针对多位跨时钟域的数据传输,可能出现亚稳态导致数据出现不可知的错误,讨论了通过格雷码对读写地址进行编码以用来减少亚稳态出现的概率,并给出了具体的程序流程图,进行了仿真验证。这种方法设计的异步FIFO具有高速,高可靠性,移植性强的特点。 展开更多
关键词 异步fifo 亚稳态 格雷码 空/满标志
下载PDF
基于FPGA的多路Cameralink数字图像光纤传输系统 被引量：11
14
作者 白金成 《液晶与显示》 CAS CSCD 北大核心 2019年第8期787-792,共6页
为了满足航空光电吊舱多路Cameralink数字图像传输的需要,设计了以可编程逻辑器件(FPGA)作为核心处理器的多路Cameralink数字图像光纤传输系统。利用编解码芯片完成了Cameralink数字图像输入输出的信号转换。设计了异步FIFO数据缓存模块... 为了满足航空光电吊舱多路Cameralink数字图像传输的需要,设计了以可编程逻辑器件(FPGA)作为核心处理器的多路Cameralink数字图像光纤传输系统。利用编解码芯片完成了Cameralink数字图像输入输出的信号转换。设计了异步FIFO数据缓存模块,解决了像素时钟域与Aurora协议用户时钟域的匹配问题。采用Aurora 8B/10B协议进行图像数据的编码、转换,结合高性能的波分复用光模块完成多路数字图像的传输。实验结果表明,数字图像数据传输的误码率低于10-12,图像传输效果清晰稳定。能够应用于多路Cameralink数字图像的传输。 展开更多
关键词 CAMERALINK 光纤 FPGA 异步fifo AURORA 8B/10B协议
下载PDF
动态参数模型确定SoC中异步FIFO深度的方法 被引量：5
15
作者 王剑 王宏 杨志家 《电子科技大学学报》 EI CAS CSCD 北大核心 2009年第3期447-450,共4页
针对超大规模集成电路和片上系统设计中确定异步FIFO浓度的问题,根据异步FIFO运行时的属性提出FIFO动态参数模型,该模型包括FIFO饱和度、写入端和读出端数据传输率及上溢/下溢频率。在该模型的基础之上,分析异步FIFO的深度与动态参数之... 针对超大规模集成电路和片上系统设计中确定异步FIFO浓度的问题,根据异步FIFO运行时的属性提出FIFO动态参数模型,该模型包括FIFO饱和度、写入端和读出端数据传输率及上溢/下溢频率。在该模型的基础之上,分析异步FIFO的深度与动态参数之间的关系,采用功能仿真方法确定片上系统中异步模块之间数据传输所需FIFO的深度。对典型实例的分析表明,采用这种方法能够在保证系统数据通信性能的前提下,获得最小的FIFO深度,优化系统资源的使用。 展开更多
关键词 异步fifo fifo深度 片上系统 超大规模集成电路
下载PDF
基于PXI总线的数据采集系统设计 被引量：10
16
作者 王朋 李智 《国外电子测量技术》 2007年第4期44-45,70,共3页
本文介绍了一种基于PXI总线的数据采集系统,使用快速16位精度的AD976 AD转换器件作为数据采集芯片,异步FIFO芯片IDT7202作为缓存器对采集上来的数据进行缓存,并使用PCI9030器件作为PXI总线接口芯片以实现功能电路与PXI总线控制器之间的... 本文介绍了一种基于PXI总线的数据采集系统,使用快速16位精度的AD976 AD转换器件作为数据采集芯片,异步FIFO芯片IDT7202作为缓存器对采集上来的数据进行缓存,并使用PCI9030器件作为PXI总线接口芯片以实现功能电路与PXI总线控制器之间的数据传递。该系统可以用于中高速数据采集场合,其最高数据采集速率可以达到200 KSPS。 展开更多
关键词 PXI总线 PCI9030 数据采集 异步fifo 系统设计
下载PDF
一种高性能异步FIFO的设计与实现 被引量：7
17
作者 李冬 赵志凯 《微电子学与计算机》 CSCD 北大核心 2010年第8期145-148,共4页
提供了一种全新的高性能异步FIFO设计方案.首先定义了FIFO的通信协议和总体结构设计,然后围绕如何提高FIFO性能依次论述了存储阵列设计、读写控制逻辑和空/满判断逻辑的设计方法.通过与FPGA本身的FIFO模块比较,该方案可以提高FIFO性能30... 提供了一种全新的高性能异步FIFO设计方案.首先定义了FIFO的通信协议和总体结构设计,然后围绕如何提高FIFO性能依次论述了存储阵列设计、读写控制逻辑和空/满判断逻辑的设计方法.通过与FPGA本身的FIFO模块比较,该方案可以提高FIFO性能30%以上. 展开更多
关键词 异步fifo 亚稳态 多时钟
下载PDF
基于FT2232H的高速数据采集系统设计 被引量：8
18
作者 王曙 向歆夷 +1 位作者 林培群 徐建闽 《单片机与嵌入式系统应用》 2013年第10期50-53,共4页
针对各种虚拟仪器对传输速率和开发难度的要求,设计了一种基于新型USB2.0高速接口的虚拟仪器采集系统。本系统采用FTDI公司第五代USB2.0接口芯片FT2232H,利用其异步FIFO接口与STM32F103的FSMC接口相互传输数据,使用LabView设计上位机界... 针对各种虚拟仪器对传输速率和开发难度的要求,设计了一种基于新型USB2.0高速接口的虚拟仪器采集系统。本系统采用FTDI公司第五代USB2.0接口芯片FT2232H,利用其异步FIFO接口与STM32F103的FSMC接口相互传输数据,使用LabView设计上位机界面,调用其提供的动态链接库DLL和MCU固件库,可快速实现高速接口的数据传输。 展开更多
关键词 USB2 0 FT2232H 异步fifo LABVIEW FSMC
下载PDF
一种高可靠性高速可编程异步FIFO的设计 被引量：8
19
作者 牛博 赵宏亮 《电子技术应用》 2019年第7期36-39,43,共5页
基于一款国产FPGA芯片的研发,提出了一种具有高可靠性、高速及可编程性的异步FIFO电路结构。通过增加近空满示警阈值和近空满状态位的方式用以提高异步FIFO的可编程性,同时内部通过使用格雷码指针进行比较的结构用以提高电路的可靠性。... 基于一款国产FPGA芯片的研发,提出了一种具有高可靠性、高速及可编程性的异步FIFO电路结构。通过增加近空满示警阈值和近空满状态位的方式用以提高异步FIFO的可编程性,同时内部通过使用格雷码指针进行比较的结构用以提高电路的可靠性。并在此基础上,提出了一种新的空满判断标准,使系统速度和逻辑利用率得到了进一步的提升。基于UMC28nm标准CMOS工艺,采用全定制方法进行电路设计。仿真结果表明,提出的异步FIFO在1V的标准电压下,最高工作频率为666.6MHz,平均功耗为7.1mW。 展开更多
关键词 可编程性 异步fifo 近空满示警阈值 格雷码指针 空满判断
下载PDF
ASIC中的异步FIFO的实现 被引量：7
20
作者 梁晓莹 岳洪伟 《微计算机信息》 北大核心 2007年第01Z期246-248,共3页
绝大部分ASIC设计工程师在实际工作中都会遇到多时钟域设计的问题,多时钟域设计的一个难题是如何避免亚稳态的产生。异步FIFO是一种不同时钟域之间传递数据的常用方法。避免亚稳态问题及空满控制信号的产生是异步FIFO设计的两个关键。... 绝大部分ASIC设计工程师在实际工作中都会遇到多时钟域设计的问题,多时钟域设计的一个难题是如何避免亚稳态的产生。异步FIFO是一种不同时钟域之间传递数据的常用方法。避免亚稳态问题及空满控制信号的产生是异步FIFO设计的两个关键。本文针对异步时序产生的问题提出了一种新的异步FIFO设计方案。用这样一个异步FIFO模块实现FPGA内部不同时钟系统之间的数据接口,它们之间不需要互相握手,只需跟接口FIFO模块进行交互就可以了,使设计变得非常简单和容易。此异步FIFO基于Altera公司的Cyclone系列实现的,采用VHDL语言设计,通过对设计进行简单的修改,即可用于各种不同的系统的设计,经过充分测试和优化,该异步FIFO运行稳定,占用FPGA内部资源也非常少。 展开更多
关键词 多时钟域 亚稳态 异步fifo VHDL语言
下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 2 … 6 下一页 到第 页
使用帮助 返回顶部