期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到149篇文章
< 1 2 … 8 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
3D IC集成与硅通孔(TSV)互连 被引量：28
1
作者 童志义 《电子工业专用设备》 2009年第3期27-34,共8页
介绍了3维封装及其互连技术的研究与开发现状,重点讨论了垂直互连的硅通孔(TSV)互连工艺的关键技术及其加工设备面临的挑战,提出了工艺和设备开发商的应对措施并探讨了3DTSV封装技术的应用前景。
关键词 3D封装 芯片互连 深硅刻蚀 硅通孔(TSV) TSV刻蚀系统
下载PDF
基于毛纽扣的板级垂直互连技术 被引量：26
2
作者 刘江洪 刘长江 +1 位作者 罗明 王辉 《电子工艺技术》 2016年第3期135-137,186,共4页
小型垂直互联技术是系统板级三维集成中的核心技术之一。设计开发了一种免焊接的毛纽扣垂直互联结构,它通过弹性压接方式实现了封装电路与基板之间的高频信号垂直传输。毛纽扣垂直互联结构的尺寸和电性能特性,采用三维电磁场仿真设计与... 小型垂直互联技术是系统板级三维集成中的核心技术之一。设计开发了一种免焊接的毛纽扣垂直互联结构,它通过弹性压接方式实现了封装电路与基板之间的高频信号垂直传输。毛纽扣垂直互联结构的尺寸和电性能特性,采用三维电磁场仿真设计与优化,并对相应工艺进行了研究。经测试验证,该集成方式的电性能良好,并且具有体积尺寸小,易装配维护等优点,在射频微波电路系统3D集成封装与小型化设计领域具有广阔的应用前景。 展开更多
关键词 毛纽扣 垂直互联 3D集成
下载PDF
3D封装与硅通孔(TSV)工艺技术 被引量：23
3
作者 郎鹏 高志方 牛艳红 《电子工艺技术》 2009年第6期323-326,共4页
在IC制造技术受到物理极限挑战的今天,3D封装技术越来越成为了微电子行业关注的热点。对3D封装技术结构特点、主流多层基板技术分类及其常见键合技术的发展作了论述,对过去几年国际上硅通孔(TSV)技术发展动态给与了重点的关注。尤其就... 在IC制造技术受到物理极限挑战的今天,3D封装技术越来越成为了微电子行业关注的热点。对3D封装技术结构特点、主流多层基板技术分类及其常见键合技术的发展作了论述,对过去几年国际上硅通孔(TSV)技术发展动态给与了重点的关注。尤其就硅通孔关键工艺技术如硅片减薄技术、通孔制造技术和键合技术等做了较详细介绍。同时展望了在强大需求牵引下2015年前后国际硅通孔技术进步的蓝图。 展开更多
关键词 3D封装 硅通孔 IC制造
下载PDF
3D封装及其最新研究进展 被引量：20
4
作者 邓丹 吴丰顺 +3 位作者 周龙早 刘辉 安兵 吴懿平 《微纳电子技术》 CAS 北大核心 2010年第7期443-450,共8页
介绍了3D封装的主要形式和分类。将实现3D互连的方法分为引线键合、倒装芯片、硅通孔、薄膜导线等,并对它们的优缺点进行了分析。围绕凸点技术、金属化、芯片减薄及清洁、散热及电路性能、嵌入式工艺、低温互连工艺等,重点阐述了3D互连... 介绍了3D封装的主要形式和分类。将实现3D互连的方法分为引线键合、倒装芯片、硅通孔、薄膜导线等,并对它们的优缺点进行了分析。围绕凸点技术、金属化、芯片减薄及清洁、散热及电路性能、嵌入式工艺、低温互连工艺等,重点阐述了3D互连工艺的最新研究成果。结合行业背景和国内外专家学者的研究,指出3D封装主要面临的是散热和工艺兼容性等问题,提出应尽快形成统一的行业标准和系统的评价检测体系,同时指出对穿透硅通孔(TSV)互连工艺的研究是未来研究工作的重点和热点。 展开更多
关键词 3D封装 穿透硅通孔 金属化 散热 嵌入式工艺
下载PDF
三维(3-D)封装技术 被引量：12
5
作者 何金奇 《微电子技术》 2001年第4期32-41,共10页
3 -D多芯片组件 (MCM)是未来微电子封装的发展趋势。本文介绍了超大规模集成(VLSI)用的 3-D封装技术的最新进展 ,详细报导了垂直互连技术 ,概括讨论了选择 3-D叠层技术的一些关键问题 ,并对 3-D封装和 2
关键词 集成电路 三维封装 微电子封装
下载PDF
3D封装的发展动态与前景 被引量：13
6
作者 翁寿松 《电子与封装》 2006年第1期8-11,共4页
3D封装是手机等便携式电子产品小型化和多功能化的必然产物。3D封装有两种形式,芯片堆叠和封装堆叠。文章介绍了芯片堆叠和封装堆叠的优缺点、关键技术、最新动态和发展前景。
关键词 3D封装 芯片堆叠 封装堆叠 智能堆叠
下载PDF
三维封装芯片键合IMC焊点应力分析及结构优化 被引量：14
7
作者 田艳红 王宁 +1 位作者 杨东升 王春青 《焊接学报》 EI CAS CSCD 北大核心 2012年第8期17-20,113-114,共4页
利用ANSYS有限元软件对三维封装芯片键合过程中金属间化合物焊点及芯片的应力分布情况进行模拟,并对三维封装的结构进行了优化设计.结果表明,铜柱及焊点的第一主应力最大点出现在底层外部边缘拐角处,芯片应力最大点出现在通孔内表面;以... 利用ANSYS有限元软件对三维封装芯片键合过程中金属间化合物焊点及芯片的应力分布情况进行模拟,并对三维封装的结构进行了优化设计.结果表明,铜柱及焊点的第一主应力最大点出现在底层外部边缘拐角处,芯片应力最大点出现在通孔内表面;以焊点的最大应力作为响应设计正交试验,来模拟封装结构参数对焊点残余应力的影响,采用3因素3水平的正交试验,选择填充树脂的厚度、芯片厚度和填充树脂的硬度3个影响封装体内部残余应力的主要因素作为封装结构参数.填充树脂的厚度对焊点应力的影响最大,影响适中的是芯片厚度,最弱的是填充树脂的硬度. 展开更多
关键词 三维封装 金属间化合物焊点 有限元模拟 优化参数
下载PDF
LTCC封装技术研究现状与发展趋势 被引量：9
8
作者 李建辉 丁小聪 《电子与封装》 2022年第3期41-54,共14页
低温共烧陶瓷(Low Temperature Co-Fired Ceramics,LTCC)封装能将不同种类的芯片等元器件组装集成于同一封装体内以实现系统的某些功能,是实现系统小型化、集成化、多功能化和高可靠性的重要手段。总结了LTCC基板所采用的封装方式,阐述... 低温共烧陶瓷(Low Temperature Co-Fired Ceramics,LTCC)封装能将不同种类的芯片等元器件组装集成于同一封装体内以实现系统的某些功能,是实现系统小型化、集成化、多功能化和高可靠性的重要手段。总结了LTCC基板所采用的封装方式,阐述了LTCC基板的金属外壳封装、针栅阵列(Pin Grid Array,PGA)封装、焊球阵列(Ball Grid Array,BGA)封装、穿墙无引脚封装、四面引脚扁平(Quad Flat Package,QFP)封装、无引脚片式载体(Leadless Chip Carrier,LCC)封装和三维多芯片模块(Three-Dimensional Multichip Module,3D-MCM)封装技术的特点及研究现状。分析了LTCC基板不同类型封装中影响封装气密性和可靠性的一些关键技术因素,并对LTCC封装技术的发展趋势进行了展望。 展开更多
关键词 LTCC 陶瓷封装 一体化封装 三维多芯片模块 系统级封装
下载PDF
3D封装微尺度CSP焊点随机振动应力应变分析 被引量：9
9
作者 韩立帅 黄春跃 +2 位作者 梁颖 匡兵 黄根信 《焊接学报》 EI CAS CSCD 北大核心 2019年第6期64-70,I0004,共8页
基于ANSYS软件建立了3D芯片尺寸封装有限元模型,对模型中微尺度CSP焊点在随机振动载荷条件下进行有限元分析,获得了CSP焊点应力应变分布情况;分析了不同焊点材料、焊盘直径和焊点体积对应力应变的影响;并以焊点体积、焊点高度、焊盘直... 基于ANSYS软件建立了3D芯片尺寸封装有限元模型,对模型中微尺度CSP焊点在随机振动载荷条件下进行有限元分析,获得了CSP焊点应力应变分布情况;分析了不同焊点材料、焊盘直径和焊点体积对应力应变的影响;并以焊点体积、焊点高度、焊盘直径为设计参数,以随机振动条件下CSP焊点应力值作为目标值,设计17组试验仿真计算,采用响应曲面法对17组应力值与微尺度CSP焊点形态参数间关系进行拟合,结合遗传算法对拟合函数进行优化.结果表明,随机振动环境下应力值最小的CSP焊点组合参数为焊点最大径向尺寸0.093mm、焊点高度0.077mm、焊盘半径0.068mm,并对最优组合参数仿真验证,最优组合仿真结果优于17组试验仿真结果,实现了随机振动环境下微尺度CSP焊点的结构优化. 展开更多
关键词 3D 封装 芯片尺寸封装 微尺度焊点 响应面法 遗传算法
下载PDF
Chiplet关键技术与挑战 被引量：7
10
作者 李乐琪 刘新阳 庞健 《中兴通讯技术》 2022年第5期57-62,共6页
半导体产业正在进入后摩尔时代,Chiplet应运而生。介绍了Chiplet技术现状与接口标准,阐述了应用于Chiplet的先进封装种类:多芯片模块(MCM)封装、2.5D封装和3D封装,并从技术特征、应用场景等方面介绍了这些封装技术的进展。提出了未来发... 半导体产业正在进入后摩尔时代,Chiplet应运而生。介绍了Chiplet技术现状与接口标准,阐述了应用于Chiplet的先进封装种类:多芯片模块(MCM)封装、2.5D封装和3D封装,并从技术特征、应用场景等方面介绍了这些封装技术的进展。提出了未来发展Chiplet的重要性和迫切性,认为应注重生态建设,早日建立基于Chiplet的技术标准。 展开更多
关键词 Chiplet 2.5D封装 3D封装 先进封装
下载PDF
二维包装结构图的三维面模型构造 被引量：6
11
作者 梁训东 董全武 《计算机学报》 EI CSCD 北大核心 1999年第7期716-720,共5页
提出了一种从包装盒二维平面图到三维盒形结构的构造方法．首先给出包装结构的二维平面图约束模型，然后给出包装结构控制图、包装结构生成树及连带子树的定义，根据二维设计生成的平面线框图，自动抽取盒型表面，构造包装结构控制图与... 提出了一种从包装盒二维平面图到三维盒形结构的构造方法．首先给出包装结构的二维平面图约束模型，然后给出包装结构控制图、包装结构生成树及连带子树的定义，根据二维设计生成的平面线框图，自动抽取盒型表面，构造包装结构控制图与包装结构生成树．然后，提出以包装结构生成树为基础的建立包装盒三维面模型结构的算法．最后，讨论模型构造中的预处理问题、贴图纹理坐标映射问题及系统的实现． 展开更多
关键词 包装设计 包装结构图 三维造型 计算机图形学
下载PDF
Chiplet的现状和需要解决的问题 被引量：7
12
作者 李应选 《微电子学与计算机》 2022年第5期1-9,共9页
随着集成电路的集成度和复杂度不断提高,SoC的设计和制造费用急剧攀升,导致摩尔定律难以维持,Chiplet概念受到了业界和用户的重视.本文首先介绍了Chiplet的发展历史与技术特点,并结合当前行业发展现状,列举了典型国际厂商,如Intel、AMD... 随着集成电路的集成度和复杂度不断提高,SoC的设计和制造费用急剧攀升,导致摩尔定律难以维持,Chiplet概念受到了业界和用户的重视.本文首先介绍了Chiplet的发展历史与技术特点,并结合当前行业发展现状,列举了典型国际厂商,如Intel、AMD、TSMC、IMEC,在Chiplet领域的研究方向、技术问题以及解决方法.其中,着重分析了TSMC作为芯片代工厂商代表,其发展路线及研究方式,以及IMEC作为互连工艺开发代表在相关技术上的进步.其次,将不同厂商所面临的问题总结为EDA工具、互连技术、测试、标准四大类,并分别进行了讨论.随后,对Chiplet将来可能存在的可靠性、安全性问题进行了进一步探索.最后,通过Chiplet的发展历史、典型案例的分析总结,对Chiplet将来的研究给出了相关的建议. 展开更多
关键词 Chiplet 成本 分解SoC 3D封装 标准
下载PDF
先进封装Chiplet技术
13
作者 吴蝶 《软件》 2024年第4期154-156,180,共4页
随着先进制程技术迭代到5nm、3nm,摩尔定律的效应逐渐趋缓,制程开发成本和复杂度也在不断攀升。在芯片散热、传输带宽、制造良率等面临挑战的背景下,单颗芯片的性能提升遇到了“功耗墙、存储墙、面积墙”等瓶颈。而Chiplet技术的出现,... 随着先进制程技术迭代到5nm、3nm,摩尔定律的效应逐渐趋缓,制程开发成本和复杂度也在不断攀升。在芯片散热、传输带宽、制造良率等面临挑战的背景下,单颗芯片的性能提升遇到了“功耗墙、存储墙、面积墙”等瓶颈。而Chiplet技术的出现,为这一问题提供了新的解决思路。本文概述Chiplet芯片的底层封装技术,阐述我国先进封装领域发展的现状,对我国先进封装发展提出建议。 展开更多
关键词 Chiplet 2.5D封装 3D封装 先进封装
下载PDF
堆叠封装技术进展 被引量：5
14
作者 邓仕阳 刘俐 +6 位作者 杨珊 王曳舟 方宣伟 夏卫生 吴丰顺 方文磊 付红志 《半导体技术》 CAS CSCD 北大核心 2012年第5期335-340,350,共7页
目前电子产品正朝着高集成化、多功能及微型化方向不断发展。堆叠封装(PoP)作为一种新型3D封装技术,在兼容现有的标准表面贴装技术(SMT)的基础上能够实现不同集成电路在垂直方向上堆叠,从而能够提升封装密度,节省PCB板组装空间,缩短互... 目前电子产品正朝着高集成化、多功能及微型化方向不断发展。堆叠封装(PoP)作为一种新型3D封装技术,在兼容现有的标准表面贴装技术(SMT)的基础上能够实现不同集成电路在垂直方向上堆叠,从而能够提升封装密度,节省PCB板组装空间,缩短互连线路长度。该技术已从初期的低密度双层堆叠发展至当前的高密度多层堆叠,并在互连方式与塑封形式等封装结构及工艺上不断改进,以适应高性能电子产品的发展需求。通过对PoP上层与下层封装体结构及其封装工艺的近期研究成果进行综述,对比分析它们的各自特点与优势,并展望PoP未来发展趋势。 展开更多
关键词 堆叠封装 3D封装 高密度封装 封装结构 封装工艺
下载PDF
高速高密度光电共封装技术 被引量：5
15
作者 孙瑜 刘丰满 薛海韵 《中兴通讯技术》 2018年第4期27-32,共6页
分析了高速高密度光电共封装中2.5D、3D集成技术,提出并验证了2种2.5D光电共封装结构:采用硅转接板的光电共封装和采用玻璃转接板的2.5D结构,经仿真得到在40 GHz工作时可以实现较低的插入损耗,并进行了工艺验证,制备了硅转接板和玻璃转... 分析了高速高密度光电共封装中2.5D、3D集成技术,提出并验证了2种2.5D光电共封装结构:采用硅转接板的光电共封装和采用玻璃转接板的2.5D结构,经仿真得到在40 GHz工作时可以实现较低的插入损耗,并进行了工艺验证,制备了硅转接板和玻璃转接板样品。还提出了一种新型基于有机基板工艺的3D光电共封装结构,该结构相比其他2.5D和3D结构尺寸更小、更薄,设计更灵活。对该结构进行了工艺验证,制作了光探测器(PD)与跨阻放大器(TIA)共同集成的三维光电共封装样品。 展开更多
关键词 光电共封装 光电封装 混合集成 三维封装
下载PDF
击穿法降低3D电子封装侧壁布线接触电阻的研究
16
作者 奚锐 王旭 +2 位作者 王心语 董显平 李明 《电子元件与材料》 CAS 北大核心 2024年第8期980-987,共8页
由于工艺原因,以侧壁布线为互连方式的3D封装结构,其侧壁再布线端头表面不可避免地会产生一层铜氧化膜,导致互连界面接触电阻升高。采用击穿法处理不同前处理条件下的样品,通过X射线能谱、选区电子衍射、高分辨透射显微镜对样品击穿后... 由于工艺原因,以侧壁布线为互连方式的3D封装结构,其侧壁再布线端头表面不可避免地会产生一层铜氧化膜,导致互连界面接触电阻升高。采用击穿法处理不同前处理条件下的样品,通过X射线能谱、选区电子衍射、高分辨透射显微镜对样品击穿后的互连界面进行了表征。结果表明:对于在不同烘烤环境、烘烤时长和清洁工艺下制备的样品,击穿法均可实现95%以上的降阻效果,并将接触电阻均降至1Ω以下。其中采用真空烘烤10 h并进行等离子处理制备的样品,在经过击穿处理后,样品的接触电阻达到最低,为0.26Ω。击穿法通过在铜氧化膜处施加电场,使铜离子沿电场方向迁移,随后还原为多晶的Cu和Cu_(2)O,形成低电阻的导电通路,从而降低互连界面的接触电阻。说明击穿法适用于降低侧壁互连工艺中互连界面的接触电阻。 展开更多
关键词 3D封装 侧壁布线 互连界面 铜氧化膜 接触电阻 击穿
下载PDF
TO-3封装器件键合丝热机械可靠性与寿命预测
17
作者 隋晓明 潘开林 +2 位作者 刘岗岗 谢炜炜 潘宇航 《半导体技术》 CAS 北大核心 2024年第8期779-784,共6页
为解决双芯片功率放大器的过电应力烧毁问题,对器件电路进行改进并探究其可靠性。首先,重新设计和制备基片上金属带线,并进行温度循环与拉力检测试验;然后,基于有限元方法在温度循环载荷作用下对键合丝应力应变分布情况进行了分析,并通... 为解决双芯片功率放大器的过电应力烧毁问题,对器件电路进行改进并探究其可靠性。首先,重新设计和制备基片上金属带线,并进行温度循环与拉力检测试验;然后,基于有限元方法在温度循环载荷作用下对键合丝应力应变分布情况进行了分析,并通过Coffin-Manson模型对器件的疲劳寿命进行预测分析。结果表明,高温下应力降低了3.23 MPa,低温下应力下降了97.7 MPa。改进后的器件寿命提高了11.6%,且经历过温度循环后仍满足最小键合拉力极限值要求。该研究结果可为复杂键合丝结构及寿命预测提供参考。 展开更多
关键词 功率器件 温度循环 ANSYS仿真 TO-3封装 键合丝 寿命预测
下载PDF
三维片上网络拓扑研究 被引量：4
18
作者 陈亦欧 胡剑浩 凌翔 《电信科学》 北大核心 2009年第4期39-44,共6页
三维片上网络是集成电路领域的新技术,用于解决目前片上系统集成度越来越高所面临的通信瓶颈。本文介绍了当前三维片上网络的拓扑和相关技术,提出了三种新型的基于DeBruijn图的拓扑,并对各种拓扑的性能参数进行了比较。
关键词 片上网络 三维封装 拓扑
下载PDF
硅通孔三维互连与集成技术
19
作者 马书英 付东之 +5 位作者 刘轶 仲晓羽 赵艳娇 陈富军 段光雄 边智芸 《电子与封装》 2024年第6期81-94,共14页
随着电子技术的高速发展,更高密度、更小型化、更高集成化以及更高性能的封装需求给半导体制造业提出了新的挑战。由于物理限制,芯片的功能密度已达到二维封装技术的极限,不能再通过减小线宽来满足高性能、低功耗和高信号传输速度的要求... 随着电子技术的高速发展,更高密度、更小型化、更高集成化以及更高性能的封装需求给半导体制造业提出了新的挑战。由于物理限制,芯片的功能密度已达到二维封装技术的极限,不能再通过减小线宽来满足高性能、低功耗和高信号传输速度的要求;同时,开发先进节点技术的时间和成本很难控制,该技术的成熟需要相当长的时间。摩尔定律已经变得不可持续。为了延续和超越摩尔定律,芯片立体堆叠式的三维硅通孔(TSV)技术已成为人们关注的焦点。综述了TSV结构及其制造工艺,并对业内典型的TSV应用技术进行了分析和总结。 展开更多
关键词 硅通孔 三维互连 集成技术 先进封装
下载PDF
磷化氢对不同包装的片烟穿透能力研究 被引量：5
20
作者 程新胜 滕金友 +1 位作者 黄世乐 方双红 《烟草科技》 EI CAS 2003年第3期40-43,共4页
在用塑料帐幕密封情况下 ,测定了熏蒸空间中和夹板箱、瓦楞纸箱、瓦楞纸箱加塑料内衬 3种包装的片烟内部PH3的浓度 ,比较了目前片烟的 3种主要包装形式对PH3穿透力的影响。结果表明 :在熏蒸空间中 ,熏蒸后 2 4～ 36h ,PH3气体浓度即可... 在用塑料帐幕密封情况下 ,测定了熏蒸空间中和夹板箱、瓦楞纸箱、瓦楞纸箱加塑料内衬 3种包装的片烟内部PH3的浓度 ,比较了目前片烟的 3种主要包装形式对PH3穿透力的影响。结果表明 :在熏蒸空间中 ,熏蒸后 2 4～ 36h ,PH3气体浓度即可达到最大值 ,然后缓慢下降 ;夹板烟及箱装烟内部的PH3气体浓度变化基本与熏蒸空间同步 ;但加塑料内衬的片烟箱内PH3浓度的最大值则出现在施药后 72h ,较熏蒸空间至少滞后 36h ,同时 ,其箱内PH3浓度低于熏蒸空间中PH3浓度 ;散毒期间 。 展开更多
关键词 磷化氢 片烟包装 穿透力 贮存 熏蒸 烟叶仓库 卷烟厂
下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 2 … 8 下一页 到第 页
使用帮助 返回顶部