随着IC芯片的供电电源趋向低电压以及大电流,基于2.5D硅通孔技术(Through-Silicon-Via,TSV)、倒扣焊、高温共烧陶瓷(High Temperature Co-fired Ceramics,HTCC)、3D堆叠等的微系统模块的电源分配系统(Power De‐livery Network,PDN)的...随着IC芯片的供电电源趋向低电压以及大电流,基于2.5D硅通孔技术(Through-Silicon-Via,TSV)、倒扣焊、高温共烧陶瓷(High Temperature Co-fired Ceramics,HTCC)、3D堆叠等的微系统模块的电源分配系统(Power De‐livery Network,PDN)的设计越来越重要。芯片电流经过PDN互连产生输出噪声,这些互连必须提供一个较优低阻抗的信号返回路径,保持芯片焊盘间恒定的供电电压且维持在一个很小的容差范围内,通常在5%以内。基于芯片封装系统(Chip Package System,CPS),结合TSV硅基板、HTCC管壳、PCB三级协同对微系统模块PDN提出设计及优化方法,从直流设计、交流阻抗设计分别进行阐述,并运用芯片电源模型(Chip Power Model,CPM),结合时域分析实现了电源纹波PDN低阻抗设计。展开更多
裸芯片die、硅通孔TSV(Through Silicon Via)硅转接板、高温共烧陶瓷HTCC(High Temperature Co-fired Ceramics)管壳等多材质多基板立体堆叠和高密度集成的微系统封装,因空间极度有限、跨尺度立体转换的失配、电磁效应的耦合,低电压大...裸芯片die、硅通孔TSV(Through Silicon Via)硅转接板、高温共烧陶瓷HTCC(High Temperature Co-fired Ceramics)管壳等多材质多基板立体堆叠和高密度集成的微系统封装,因空间极度有限、跨尺度立体转换的失配、电磁效应的耦合,低电压大电流电源的电源分布网络PDN(Power Distribution Network)和GHz高速信号的通道设计成为难题。贴合微系统封装尺度越来越接近芯片尺度的特点,以及微系统模块的系统应用需求,研究了基于芯片、封装、系统CPS(Chip-Package-System)协同设计仿真的方法。针对核心电源PDN的设计,采用芯片功耗模型CPM(Chip Power Model),结合TSV硅基板、HTCC管壳、PCB三级去耦电容网络的布放和协同优化,有效降低了电源纹波,保证了电源完整性。针对高速信号通道设计,基于电磁场和电路结合的仿真,将芯片电特性配置与封装互连的拓扑匹配协同优化,封装与板级应用协同优化,保证了信号完整性,且不对封装版图和工艺提出严苛要求。展开更多
通过DFT(密度泛函理论)的方法,详细的计算了不同贵金属原子,金(Au)、钯(Pd)、铂(Pt)与铑(Rh)在CeO_2(111)表面掺杂模型催化剂的几何结构与电子性质情况。计算表明:掺杂贵金属原子将会使CeO_2(111)几何构型发生不同程度的改变,将贵金属...通过DFT(密度泛函理论)的方法,详细的计算了不同贵金属原子,金(Au)、钯(Pd)、铂(Pt)与铑(Rh)在CeO_2(111)表面掺杂模型催化剂的几何结构与电子性质情况。计算表明:掺杂贵金属原子将会使CeO_2(111)几何构型发生不同程度的改变,将贵金属金、钯、铂与铑掺杂到二氧化铈中,形成模型催化剂。该类催化剂的氧空位形成能为0.32、0.41、1.04和1.42 e V比体相CeO_2(111)表面的氧空位形成能大幅减小,有利于促进了氧空位的形成,掺杂体系的催化活性得到大幅提高。对态密度计算结果进行分析,在二氧化铈体相中掺杂贵金属原子,在费米能级处出现所掺杂的贵金属的电子锋,这充分说明,贵金属掺杂与CeO_2(111)的相互作用明显大于贵金属吸附与CeO_2(111)的相互作用。依照Au、Pd、Pt和Rh的次序,在CeO_2(111)面掺杂金属原子失去电子的数目在明显的增多,在CeO_2(111)面出现氧空位时,掺杂金属原子的电荷比相应化学计量模型电荷低。展开更多
文摘随着IC芯片的供电电源趋向低电压以及大电流,基于2.5D硅通孔技术(Through-Silicon-Via,TSV)、倒扣焊、高温共烧陶瓷(High Temperature Co-fired Ceramics,HTCC)、3D堆叠等的微系统模块的电源分配系统(Power De‐livery Network,PDN)的设计越来越重要。芯片电流经过PDN互连产生输出噪声,这些互连必须提供一个较优低阻抗的信号返回路径,保持芯片焊盘间恒定的供电电压且维持在一个很小的容差范围内,通常在5%以内。基于芯片封装系统(Chip Package System,CPS),结合TSV硅基板、HTCC管壳、PCB三级协同对微系统模块PDN提出设计及优化方法,从直流设计、交流阻抗设计分别进行阐述,并运用芯片电源模型(Chip Power Model,CPM),结合时域分析实现了电源纹波PDN低阻抗设计。
文摘裸芯片die、硅通孔TSV(Through Silicon Via)硅转接板、高温共烧陶瓷HTCC(High Temperature Co-fired Ceramics)管壳等多材质多基板立体堆叠和高密度集成的微系统封装,因空间极度有限、跨尺度立体转换的失配、电磁效应的耦合,低电压大电流电源的电源分布网络PDN(Power Distribution Network)和GHz高速信号的通道设计成为难题。贴合微系统封装尺度越来越接近芯片尺度的特点,以及微系统模块的系统应用需求,研究了基于芯片、封装、系统CPS(Chip-Package-System)协同设计仿真的方法。针对核心电源PDN的设计,采用芯片功耗模型CPM(Chip Power Model),结合TSV硅基板、HTCC管壳、PCB三级去耦电容网络的布放和协同优化,有效降低了电源纹波,保证了电源完整性。针对高速信号通道设计,基于电磁场和电路结合的仿真,将芯片电特性配置与封装互连的拓扑匹配协同优化,封装与板级应用协同优化,保证了信号完整性,且不对封装版图和工艺提出严苛要求。
文摘通过DFT(密度泛函理论)的方法,详细的计算了不同贵金属原子,金(Au)、钯(Pd)、铂(Pt)与铑(Rh)在CeO_2(111)表面掺杂模型催化剂的几何结构与电子性质情况。计算表明:掺杂贵金属原子将会使CeO_2(111)几何构型发生不同程度的改变,将贵金属金、钯、铂与铑掺杂到二氧化铈中,形成模型催化剂。该类催化剂的氧空位形成能为0.32、0.41、1.04和1.42 e V比体相CeO_2(111)表面的氧空位形成能大幅减小,有利于促进了氧空位的形成,掺杂体系的催化活性得到大幅提高。对态密度计算结果进行分析,在二氧化铈体相中掺杂贵金属原子,在费米能级处出现所掺杂的贵金属的电子锋,这充分说明,贵金属掺杂与CeO_2(111)的相互作用明显大于贵金属吸附与CeO_2(111)的相互作用。依照Au、Pd、Pt和Rh的次序,在CeO_2(111)面掺杂金属原子失去电子的数目在明显的增多,在CeO_2(111)面出现氧空位时,掺杂金属原子的电荷比相应化学计量模型电荷低。
