80C51微处理器嵌入式内核的设计研究 被引量：10

1

作者 尚笠 葛元庆 +2 位作者 周润德 朱宁 梁松海 《微电子学》 CAS CSCD 北大核心 2000年第1期28-30,共3页

采用高层综合的方法设计出80C51微处理器嵌入式内核,并在1.2μm工艺线上完成了投片实验,获得了满意的结果。

关键词 微处理器 嵌入式内核 专用集成电路

下载PDF 职称材料

IEEE1149.1可测试性设计技术的研究与发展 被引量：1

2

作者 邱峰 梁松海 《测控技术》 CSCD 1999年第1期28-30,共3页

在分析VLSI可测试性设计技术的发展情况和设计准则的基础上，讨论了研究与发展IEEE1149．1可测试性设计技术的重要意义，以及该技术在我国民用和军用工业应用的前景。

关键词 可测试性设计 边界扫描测试 VLSI 超大规模

下载PDF 职称材料

一种新型的128路多通道HDLC引擎设计 被引量：4

3

作者 文冠果 陈家锦 +3 位作者 梁松海 赵琮 何刚跃 何剑 《微电子学与计算机》 CSCD 北大核心 2004年第9期173-176,共4页

文章讨论了在SoC通讯处理器芯片中的多通道通讯引擎的结构。该通讯处理器中包括了能处理不同通讯协议的微引擎,多通道微引擎是其中的一个,其实现采用了新的体系结构,4个32路通道独立运作,可支持多种工作模式,全部复用可以处理高达128路... 文章讨论了在SoC通讯处理器芯片中的多通道通讯引擎的结构。该通讯处理器中包括了能处理不同通讯协议的微引擎,多通道微引擎是其中的一个,其实现采用了新的体系结构,4个32路通道独立运作,可支持多种工作模式,全部复用可以处理高达128路通道。每个32路通道内部采用了可重用的结构,分为协议处理为主的位处理器和数据处理为主的字节处理器两大部分。该设计通过了FPGA验证。 展开更多

关键词 SOC HDLC 多通道 位处理器 字节处理器 微引擎

下载PDF 职称材料

边界扫描体系结构的一种实现设计 被引量：4

4

作者 沈绪榜 梁松海 《小型微型计算机系统》 CSCD 北大核心 1991年第11期1-8,32,共9页

本文主要从扫描路径.测试控制与BIST等三个方面,讨论了JTAG边界扫描体系结构在PCB级,IC级与模块级的一种实现设计.

关键词 微机 扫描体系 结构 设计

下载PDF 职称材料

40位以内任意长度的CRC计算及校验的实现 被引量：4

5

作者 尹冬元 梁松海 《电子工程师》 2003年第2期17-18,37,共3页

论述了 4 0位以内任意长度的 CRC计算及校验在 TMS32 0 C5 0 0 0系列 DSP中的实现方法。运用该方法能实现任意信息长度的 4 0位以内任意 CRC码的计算及校验 ,如常见的 CRC- 3、CRC- 12、CRC- 16、CRC- 2 4、CRC- 32等。该法充分利用了不... 论述了 4 0位以内任意长度的 CRC计算及校验在 TMS32 0 C5 0 0 0系列 DSP中的实现方法。运用该方法能实现任意信息长度的 4 0位以内任意 CRC码的计算及校验 ,如常见的 CRC- 3、CRC- 12、CRC- 16、CRC- 2 4、CRC- 32等。该法充分利用了不同 CRC码的共性及 TMS32 0 C5 0 0 0的特点 ,具有代码简洁、运算速度快等特点。同时 ,该设计思路也可以方便地在其它 DSP或单片机中实现。 展开更多

关键词 CRC计算 TMS320C5000系列 DSP 循环冗余校验码 数字信号处理器 CRC码 数据通信

下载PDF 职称材料

边界扫描测试技术在印制板测试中的应用 被引量：1

6

作者 邱峰 孟汉城 梁松海 《国外电子测量技术》 1999年第6期15-17,共3页

本文讨论了传统印制板测试技术的局限性,以及边界扫描测试技术应用于印制板测试所带来的影响。

关键词 边界扫描 印制板测试技术 PCB 集成电路

下载PDF 职称材料

一种适用于智能卡应用的RSA协处理器

7

作者 梁松海 张武健 +2 位作者 周润德 羊性滋 葛元庆 《微电子学》 CAS CSCD 北大核心 1999年第1期62-68,共7页

设计了一种针对Ｍｏｎｔｇｏｍｅｒｙ算法，以微处理器形式实现的ＲＳＡ协处理器。该协处理器中的功能部件是并发操作的，在一个周期内最多可同时发射三条指令，指令执行采用了二级和三级流水线混合的形式，协处理器和ＣＰＵ核之间通过... 设计了一种针对Ｍｏｎｔｇｏｍｅｒｙ算法，以微处理器形式实现的ＲＳＡ协处理器。该协处理器中的功能部件是并发操作的，在一个周期内最多可同时发射三条指令，指令执行采用了二级和三级流水线混合的形式，协处理器和ＣＰＵ核之间通过交叉开关结构共享ＲＡＭ存储器。协处理器可以扩展为含多个乘法累加部件的结构。 展开更多

关键词 微处理器 智能卡 RSA算法 RSA协处理器

下载PDF 职称材料

一种可重用的SoC通讯微引擎结构设计 被引量：1

8

作者 文冠果 梁松海 +2 位作者 赵琮 陈家锦 何刚跃 《微电子学与计算机》 CSCD 北大核心 2004年第1期114-117,共4页

文章讨论了一种SoC通讯处理器芯片的系统设计。该通讯处理器中包括了以太网微引擎、HDLC微引擎。为缩短开发时间,采用了可重用的结构,将每一个通讯微引擎划分为协议处理为主的位处理器和数据处理为主的字节处理器两大部分,这样在开发不... 文章讨论了一种SoC通讯处理器芯片的系统设计。该通讯处理器中包括了以太网微引擎、HDLC微引擎。为缩短开发时间,采用了可重用的结构,将每一个通讯微引擎划分为协议处理为主的位处理器和数据处理为主的字节处理器两大部分,这样在开发不同的通讯微引擎时只要对位处理器进行重新设计,而字节处理器只要做很小的修改。该设计通过了FPGA验证。 展开更多

关键词 系统设计 通讯微引擎 数据处理 协议处理 字节处理器 位处理器

下载PDF 职称材料

嵌入式Montgomery模乘器的实现 被引量：2

9

作者 张武健 梁松海 周润德 《清华大学学报（自然科学版）》 EI CAS CSCD 北大核心 1999年第S1期15-18,共4页

给出了一种嵌入式Ｍｏｎｔｇｏｍｅｒｙ模乘器的设计，它可以被嵌入到ＣＰＵ智能卡中，协同实现各类基于大数模幂乘运算的公钥保密算法。该模乘器采用ｆｉｎｅｌｙｉｎｔｅｇｒａｔｅｄｐｒｏｄｕｃｔｓｃａｎｎｉｎｇ（ＦＩＰＳ）方法... 给出了一种嵌入式Ｍｏｎｔｇｏｍｅｒｙ模乘器的设计，它可以被嵌入到ＣＰＵ智能卡中，协同实现各类基于大数模幂乘运算的公钥保密算法。该模乘器采用ｆｉｎｅｌｙｉｎｔｅｇｒａｔｅｄｐｒｏｄｕｃｔｓｃａｎｎｉｎｇ（ＦＩＰＳ）方法，使之适合于嵌入式的设计特点。各功能部件的并发执行和对分块ＲＡＭ存储器的乒乓式存取及处理大大提高了该模乘器的处理速度。在１０ＭＨｚ的时钟频率下，利用该模乘器实现５１２ｂｉｔ的模幂运算（加密指数为５１２ｂｉｔ），只需要不到４００ｍｓ。 展开更多

关键词 MONTGOMERY模乘 finely integrated product scanning(FIPS)方法 嵌入式 乒乓式RAM存取

原文传递

基于边界扫描的微处理器功能测试算法 被引量：2

10

作者 邱峰 孟汉城 梁松海 《计算机自动测量与控制》 CSCD 1999年第3期35-39,共5页

针对实现了边界扫描可测试性设计的微处理器的特点， 提出了一种改进的微处理器功能测试算法。应用该算法我们成功地完成了３２ 位 Ｒ Ｉ Ｓ Ｃ 芯片 Ｌ Ｓ８５３２ Ａ

关键词 微处理器 边界扫描 功能测试 算法

下载PDF 职称材料

一款通讯专用SOC设计的验证

11

作者 汪西虎 梁松海 +1 位作者 李美云 刘佑宝 《微电子学与计算机》 CSCD 北大核心 2002年第12期64-67,共4页

文章介绍了对一款通讯专用SOC设计进行验证所采用的方法和流程,并对几种能够提高仿真验证效率的方法给出了较详细的说明。

关键词 通讯专用SOC 设计 验证 嵌入式微处理器

下载PDF 职称材料

边界扫描路径的接口控制器设计 被引量：2

12

作者 沈绪榜 欧文聪 +1 位作者 梁松海 蒋安平 《小型微型计算机系统》 CSCD 北大核心 1992年第5期1-5,共5页

本文主要从体系结构,扫描速率与实现分析等三个方面,讨论了一个边界扫描路径接口控制器BSPM的设计问题.

关键词 计算机 边界扫描路径 接口控制器

下载PDF 职称材料

一种用于IC卡的加密算法的VLSI实现 被引量：2

13

作者 李志民 葛元庆 梁松海 《微电子学》 CAS CSCD 北大核心 1999年第6期418-421,共4页

对传输数据进行加密,是提高IC卡安全性的一个重要手段。文中对一种用于IC卡芯片的加密算法的VLSI实现进行了研究,并用硬件描述语言VHDL对该算法进行了设计和验证。

关键词 加密算法 IC卡 硬件描述语言 VLSI 软件

下载PDF 职称材料

LSRISC8532A芯片的设计 被引量：1

14

作者 沈绪榜 蒋安平 +1 位作者 梁松海 陆铁军 《微处理机》 1996年第1期19-22,共4页

本文从体系结构、逻辑实现和物理实现三个方面介绍了一个32位的定点RISC芯片的情况，它可以处理8位、16位和32位的带符号／无符号数据，所有指令长度均为32位。数据寻址方式与指令寻址方式各有三种，可以处理9个向量中断输入信号。该芯... 本文从体系结构、逻辑实现和物理实现三个方面介绍了一个32位的定点RISC芯片的情况，它可以处理8位、16位和32位的带符号／无符号数据，所有指令长度均为32位。数据寻址方式与指令寻址方式各有三种，可以处理9个向量中断输入信号。该芯片已采用1．5μm双层金属CMOS工艺实现。 展开更多

关键词 微处理器芯片 设计 LSRISC8532A

下载PDF 职称材料

高压缩V-LRU算法的研究与实现 被引量：1

15

作者 董磊 岑俊龙 +2 位作者 涂志娣 李可 梁松海 《微电子学》 CAS CSCD 北大核心 2011年第5期731-735,740,共6页

提出并实现了基于四路组相联高速缓存的高压缩V-LRU算法。该算法将有效位和近似LRU标志位压缩到只有4位,可以大大减少电路面积,且高速缓存的缺失率基本保持不变。在高速缓存容量为8kByte时,高压缩V-LRU算法的缺失率与7-bit位比较近似V-... 提出并实现了基于四路组相联高速缓存的高压缩V-LRU算法。该算法将有效位和近似LRU标志位压缩到只有4位,可以大大减少电路面积,且高速缓存的缺失率基本保持不变。在高速缓存容量为8kByte时,高压缩V-LRU算法的缺失率与7-bit位比较近似V-LRU算法、5-bit位复用近似V-LRU算法基本相同,而相对于9-bit近似V-LRU算法也只增加大约0.9%。基于SMIC 0.13μm工艺,高压缩V-LRU算法的电路面积相对于9-bit、7-bit和5-bit V-LRU算法,分别减少10 925.8μm2、6 415.5μm2和2 142.1μm2。而且,如果增加高速缓存的容量,4种近似V-LRU算法缺失率的差别将变得更小,但是,高压缩V-LRU算法的电路面积优势将会更加明显。 展开更多

关键词 高压缩V-LRU算法 近似LRU算法 4路组相联 高速缓存 缺失率

下载PDF 职称材料

一种位复用近似LRU替换算法的分析与研究

16

作者 涂志娣 董磊 梁松海 《微电子学》 CAS CSCD 北大核心 2010年第4期607-611,共5页

提出并实现了4-way组相联高速缓存设计[1]中能够减少电路复杂性、节省Valid RAM空间的5-bit位复用近似LRU算法,其基本方法是通过位比较对4-way数据访问先后进行排序、对Valid位和比较位进行复用。给出了不命中时的替换选择电路逻辑和通... 提出并实现了4-way组相联高速缓存设计[1]中能够减少电路复杂性、节省Valid RAM空间的5-bit位复用近似LRU算法,其基本方法是通过位比较对4-way数据访问先后进行排序、对Valid位和比较位进行复用。给出了不命中时的替换选择电路逻辑和通过VHDL实现后的测试结果。相关结果表明,该算法实现电路简单,占用面积小,且命中率高:在指令高速缓存设计中,高速缓存大小为1 kB时,测试的平均命中率为90.2%,4 kB时为92.3%,16 kB时为94.2%。 展开更多

关键词 近似LRU算法 组相联 高速缓存 位复用 命中率

下载PDF 职称材料

微处理器软核的测试算法

17

作者 梁松海 周润德 《电子测试》 1999年第6期12-15,35,共5页

针对微处理器软核测试程序工艺无关性的要求,我们提出了一种新的寄存器传输级的微处理器功能测试算法。新算法扩展了微处理器的模型表示,简化了指令的故障类型,新的指令测试方法有效地降低了测试程序的复杂度。采用该测试算法我们为自... 针对微处理器软核测试程序工艺无关性的要求,我们提出了一种新的寄存器传输级的微处理器功能测试算法。新算法扩展了微处理器的模型表示,简化了指令的故障类型,新的指令测试方法有效地降低了测试程序的复杂度。采用该测试算法我们为自行设计的一个八位微处理器核成功地开发了测试程序。 展开更多

关键词 微处理器软核 设计 测试 算法

下载PDF 职称材料

高性能低功耗高速缓存的V-LRU RAM单周期清零技术

18

作者 涂志娣 董磊 +2 位作者 李可 岑俊龙 梁松海 《微电子学》 CAS CSCD 北大核心 2012年第1期97-101,共5页

提出并实现了一种高速缓存的V-LRU RAM单周期清零技术。运行操作系统的CPU在不同任务之间切换时,需要对V-LRU RAM清零。使用传统的计数器依次清空V-LRU RAM的各行,CPU会白白浪费很多个时钟周期。在一个时钟周期对V-LRU RAM清空,可以大... 提出并实现了一种高速缓存的V-LRU RAM单周期清零技术。运行操作系统的CPU在不同任务之间切换时,需要对V-LRU RAM清零。使用传统的计数器依次清空V-LRU RAM的各行,CPU会白白浪费很多个时钟周期。在一个时钟周期对V-LRU RAM清空,可以大大提高CPU的性能。在四路组相联的高速缓存设计中,容量为16k、8k和4k字节时,使用该技术可以将以前的256、128和64个时钟周期降低到只有1个时钟周期。基于SMIC 0.13μm工艺,实现该技术的硬件电路面积为6 312.8μm2,且高速缓存的缺失率保持在非常低的水平。这种技术同样适用于对RAM需要单周期清空的场合。 展开更多

关键词 单周期清零 V-LRU RAM 高速缓存 时钟周期 缺失率

下载PDF 职称材料

针对RAM防护的二维多比特报警法

19

作者 孙瑞一 张钦宇 +1 位作者 梁松海 梁允萍 《电子科技大学学报》 EI CAS CSCD 北大核心 2019年第2期264-271,共8页

针对安全芯片中RAM故障对系统安全性的危害,提出了一种基于二维纠错码的RAM防护技术,即二维多比特纠正报警法(TDMBAM)。该技术设计了一种可以有效识别、纠正RAM故障类型的二维纠错码,并可对二维纠错码的纠错能力和RAM的故障类型进行评估... 针对安全芯片中RAM故障对系统安全性的危害,提出了一种基于二维纠错码的RAM防护技术,即二维多比特纠正报警法(TDMBAM)。该技术设计了一种可以有效识别、纠正RAM故障类型的二维纠错码,并可对二维纠错码的纠错能力和RAM的故障类型进行评估。TDMBAM对RAM进行了分区防护,将RAM分为程序存储区和数据存储区,并根据存储区的各自特点设计相异的纠错报警电路。对TDMBAM进行算法仿真,结果表明TDMBAM纠正了给定宽度内所有的连续和非连续故障,并对超过识别能力的故障给出了报警。报警后的系统有99.147 7%没有产生系统故障,并按照系统预定状态工作。 展开更多

关键词 容错 存储器 安全芯片 二维纠错码

下载PDF 职称材料

一个多功能路由查找引擎的设计与实现

20

作者 陈虎 梁松海 尹冬元 《计算机工程与应用》 CSCD 北大核心 2006年第8期155-159,194,共6页

针对网络边缘和接入层设备需处理多种网络协议和价格敏感的特点,文中介绍了一种能支持精确匹配和最长前缀匹配的多功能查找引擎。此引擎以五级环行多功能流水线为核心,通过SRAM接口与主机交互,采用ZBTSRAM作为路由表存储器。文中着重介... 针对网络边缘和接入层设备需处理多种网络协议和价格敏感的特点,文中介绍了一种能支持精确匹配和最长前缀匹配的多功能查找引擎。此引擎以五级环行多功能流水线为核心,通过SRAM接口与主机交互,采用ZBTSRAM作为路由表存储器。文中着重介绍了引擎的硬件结构、软件系统和软硬件联合验证方法。性能评测表明,基于FPGA的实现主频可达到50MHz,性能可以满足1Gbps￣2Gbps的接入和边缘层设备要求。 展开更多

关键词 路由查找 最长前缀匹配 精确匹配

下载PDF 职称材料