期刊文献+
共找到12篇文章
< 1 >
每页显示 20 50 100
一种维纳滤波图像复原算法的k值快速估计 被引量:7
1
作者 杜苗苗 《微电子学与计算机》 CSCD 北大核心 2015年第8期45-47,53,共4页
当前对于运动模糊图像的复原技术受到越来越广泛的应用,在硬件上的实现逐渐成为一种趋势.对此从性价比的角度讨论了维纳滤波算法中的关键因素,针对k值的估计提出来一种新的高效循环算法.实验表明该算法能快速、准确地找到最佳k值,图像... 当前对于运动模糊图像的复原技术受到越来越广泛的应用,在硬件上的实现逐渐成为一种趋势.对此从性价比的角度讨论了维纳滤波算法中的关键因素,针对k值的估计提出来一种新的高效循环算法.实验表明该算法能快速、准确地找到最佳k值,图像复原效果好,为硬件实现打下基础. 展开更多
关键词 图像复原 维纳滤波 k值估计 循环算法
下载PDF
基于改进的引导滤波算法的多曝光图像融合 被引量:5
2
作者 郭剑桥 白雪飞 《微电子学与计算机》 CSCD 北大核心 2016年第11期14-19,共6页
在原有引导滤波的基础上,提出了一种边缘特性得到改善的多曝光图像融合算法。该方法首先根据图像的对比度、饱和度信息获取初步融合权重,再在引导滤波算法中引入内容感知因子,对原融合权重进行修正,得到最后的融合权重.实验结果表明,该... 在原有引导滤波的基础上,提出了一种边缘特性得到改善的多曝光图像融合算法。该方法首先根据图像的对比度、饱和度信息获取初步融合权重,再在引导滤波算法中引入内容感知因子,对原融合权重进行修正,得到最后的融合权重.实验结果表明,该方法得到的融合图像边缘保持效果较好,图像清晰度得到显著提高,尤其在融合过渡区域表现了更多的细节信息.与其他算法相比,有更优的主观视觉融合效果和客观性能指标. 展开更多
关键词 多曝光图像融合 内容感知因子 边缘保持 引导滤波
下载PDF
一种降低OFDM系统PAPR的参数化整形脉冲 被引量:4
3
作者 宏周 《通信技术》 2014年第5期483-487,共5页
在应用脉冲整形(PS)技术降低OFDM系统PAPR的基础上,提出一种新颖的参数化的Nyquist脉冲称之为参数化正切脉冲,此脉冲包含的设计参数k可以根据系统滚降系数β自由调整,从而尽量降低系统的PAPR。仿真结果表明,相比于常见的升余弦脉冲和反... 在应用脉冲整形(PS)技术降低OFDM系统PAPR的基础上,提出一种新颖的参数化的Nyquist脉冲称之为参数化正切脉冲,此脉冲包含的设计参数k可以根据系统滚降系数β自由调整,从而尽量降低系统的PAPR。仿真结果表明,相比于常见的升余弦脉冲和反转指数脉冲,新提出的脉冲在降低PAPR性能和保证BER性能方面优势明显,是一种灵活低复杂度的降低OFDM系统PAPR的脉冲整形方案。 展开更多
关键词 正交频分复用 峰均功率比 参数化 脉冲整形
原文传递
星载SAR的多普勒中心频率估计的新探索 被引量:2
4
作者 钱国蕙 宋磊 《宇航学报》 EI CSCD 北大核心 1994年第1期72-76,81,共6页
本文对几种经典的多普勒中心频率估计算法的从滤波的角度加以分析,分析了符号相关算法的实质,并提出一种了简单适用的非线性滤波方法,对雷达回波方位功率谱周期图进行平滑,在满足成象要求下,可以快速估计出多普勒中心频率。
关键词 合成孔径雷达 多普勒中心 频率估计
下载PDF
基于PCIe总线的多路实时传输系统设计 被引量:3
5
作者 高俊 杜学亮 《电子技术应用》 北大核心 2015年第2期65-67,71,共4页
针对多路图像数据的传输及处理带宽需求,使用Virtex-6 FPGA设计实现了基于PCIe总线的多路实时传输系统。该系统主要包括仲裁控制多设备对DDR3的访问,采用PCIe Bus Master DMA方式实现与PC之间的高速传输,以及对全双工传输过程中存在的... 针对多路图像数据的传输及处理带宽需求,使用Virtex-6 FPGA设计实现了基于PCIe总线的多路实时传输系统。该系统主要包括仲裁控制多设备对DDR3的访问,采用PCIe Bus Master DMA方式实现与PC之间的高速传输,以及对全双工传输过程中存在的拥堵问题进行优化。实验结果表明,该实时传输系统最高的传输速率可以达到单工写1 632 MB/s,读1 557 MB/s,全双工写1 478 MB/s,读1 439 MB/s,并且性能稳定,完全满足多路图像采集后的高速传输处理需求。 展开更多
关键词 PCIE 实时传输 仲裁 DMA
下载PDF
基于IR-UWB系统的高速准循环LDPC编解码器设计 被引量:3
6
作者 曾辉 黄鲁 《数据采集与处理》 CSCD 北大核心 2015年第3期599-605,共7页
阐述了一种基于脉冲无线电超宽带(Impulse radio ultra-wideband,IR-UWB)系统的高速低密度奇偶校验码(Low density parity-check codes,LDPC)算法推导及其性能比较,分析了渐进添边算法(Progressive edge-growth,PEG)结合分块准循环(Quas... 阐述了一种基于脉冲无线电超宽带(Impulse radio ultra-wideband,IR-UWB)系统的高速低密度奇偶校验码(Low density parity-check codes,LDPC)算法推导及其性能比较,分析了渐进添边算法(Progressive edge-growth,PEG)结合分块准循环(Quasi-cyclic,QC)的方式实现校验矩阵的构造以及单位阵(I矩阵)和Q矩阵作为子循环矩阵时的性能,并通过Matlab仿真的误比特曲线对算法进行分析。该LDPC解码器的设计采用一种基于变量因子的最小和(Minimum sum,MS)译码算法,硬件复杂度较低,在标准UWB衰弱信道中,误码率10-6下产生约3.2dB信噪损失。 展开更多
关键词 脉冲无线电超宽带 渐进添边算法 准循环 低密度奇偶校验码
下载PDF
一种新的10GBASE-KR物理编码子层的变速箱设计 被引量:2
7
作者 张琴 +1 位作者 林福江 《微型机与应用》 2016年第13期31-33,36,共4页
10GBASE-KR变速箱的功能是实现156.25 MHz下66 bit数据与644.53 MHz下16 bit数据之间的通信。该文在深入研究万兆以太网物理编码子层(Physical Coding Sublayer,PCS)的功能以及变速箱原理的基础上,提出一种新的变速箱实现方法,将其分成... 10GBASE-KR变速箱的功能是实现156.25 MHz下66 bit数据与644.53 MHz下16 bit数据之间的通信。该文在深入研究万兆以太网物理编码子层(Physical Coding Sublayer,PCS)的功能以及变速箱原理的基础上,提出一种新的变速箱实现方法,将其分成读写数据转换和异步FIFO(First In First out)两个模块,完成发送通道和接收通道的设计。该方法有效减少了存储器的数目,使存储器数目由原来的528个减少到82个。本设计使用Verilog硬件描述语言,采用Model Sim进行功能仿真,并利用EDA(Electronic Design Automation)工具完成逻辑综合。仿真结果表明,该方法实现了变速箱的功能要求,并具有面积小、速度快的特点。 展开更多
关键词 变速箱 万兆以太网 PCS 逻辑综合
下载PDF
基于量子密钥分发系统的TCP/IP模块实现 被引量:3
8
作者 林弘伟 林福江 《微电子学与计算机》 北大核心 2019年第1期74-78,共5页
量子保密通信设备集成化是目前的趋势,而量子密钥分发系统是其中的关键.本文针对该系统中对安全性和系统性能的需求,提出了一种基于硬件的TCP/IP协议处理结构.该结构采用数字电路设计方法,实现了TCP/IP协议中网络层和传输层的相关功能,... 量子保密通信设备集成化是目前的趋势,而量子密钥分发系统是其中的关键.本文针对该系统中对安全性和系统性能的需求,提出了一种基于硬件的TCP/IP协议处理结构.该结构采用数字电路设计方法,实现了TCP/IP协议中网络层和传输层的相关功能,并通过AHB接口集成到系统芯片中.该结构作为独立的网络数据处理模块能够减轻CPU的计算负担,同时设置该模块以自定义端口方式工作,将量子域与经典网络隔离,降低密钥泄露风险.测试结果显示该结构可达到450Mbps的数据吞吐率,能够满足量子密钥分发中网络带宽的需求. 展开更多
关键词 TCP/IP协议 硬件实现 保密通信 量子密钥分发
下载PDF
一种异构多核系统的编译方法及实现 被引量:1
9
作者 刘丹丹 +1 位作者 倪素萍 杜学亮 《微电子学与计算机》 CSCD 北大核心 2015年第11期1-5,共5页
面向专用领域计算加速的异构多核处理器近年来得到长足发展,异构多核处理器中集成了多个不同架构的处理器核.由于该类处理器的异构性,其编程方法较传统的同构多核处理器有很大不同,编程者需要就不同架构的处理器核分别编写程序代码并分... 面向专用领域计算加速的异构多核处理器近年来得到长足发展,异构多核处理器中集成了多个不同架构的处理器核.由于该类处理器的异构性,其编程方法较传统的同构多核处理器有很大不同,编程者需要就不同架构的处理器核分别编写程序代码并分别编译,增加了软件开发难度.在分析异构多核处理器体系结构、程序执行模型的基础上,提出了一种异构多核系统的编译方法,并给出系统实现,解决了分别编写程序代码和编译的困难,支持异构多核代码的统一编程,屏蔽底层硬件的异构性,为上层用户开发提供方便. 展开更多
关键词 异构多核 异构编程 编译方法
下载PDF
用噪声模型估计星载 SAR 的多普勒质心
10
作者 钱国蕙 +1 位作者 林涛 王雷 《宇航学报》 EI CAS CSCD 北大核心 1998年第4期15-20,共6页
本文提出了采用噪声模型的谱分析来估计合成孔径雷达的多普勒质心的方法,并用Seasat-A回波数据对该方法与传统方法的估计性能进行了比较。
关键词 星载雷达 噪声模型 多普勒质心 合成孔径雷达
下载PDF
万兆以太网MAC的流量控制电路设计与实现
11
作者 张琴 +1 位作者 林福江 《微型机与应用》 2016年第13期25-27,共3页
深入研究以太网组帧、传输的方式以及流量控制的原理,结合万兆以太网介质访问控制(XGMAC)64 bit数据并行处理的特点,针对PAUSE帧响应周期长、占用硬件资源多的问题,设计了一种精简的基于PAUSE帧的流量控制电路,在ISE中逻辑综合与仿真。... 深入研究以太网组帧、传输的方式以及流量控制的原理,结合万兆以太网介质访问控制(XGMAC)64 bit数据并行处理的特点,针对PAUSE帧响应周期长、占用硬件资源多的问题,设计了一种精简的基于PAUSE帧的流量控制电路,在ISE中逻辑综合与仿真。验证结果表明,该电路可满足万兆以太网流量控制的要求。 展开更多
关键词 万兆以太网 流量控制 XGMAC PAUSE帧
下载PDF
基于五级流水线的HEVC DBF模块硬件架构设计
12
作者 沈高峰 陈松 +1 位作者 《微电子学与计算机》 CSCD 北大核心 2016年第10期1-6,共6页
DBF(Deblocking Filter)是HEVC解码器中复杂度较高的一个部分,它的处理速度直接影响到整个视频解码器的性能.提出了一种基于五级流水线操作的高性能DBF模块硬件架构,为了消除流水线操作中数据依赖的影响,选取了16×8像素单元作为基... DBF(Deblocking Filter)是HEVC解码器中复杂度较高的一个部分,它的处理速度直接影响到整个视频解码器的性能.提出了一种基于五级流水线操作的高性能DBF模块硬件架构,为了消除流水线操作中数据依赖的影响,选取了16×8像素单元作为基本处理单元,占用很少的内部存储器资源.硬件架构使用Verilog硬件描述语言实现,并通过Xilinx-ISE工具进行了电路综合.结果表明,此电路架构能够在48.1 MHz的工作频率下,达到4 096×2 048分辨率60fps高清视频的实时解码要求. 展开更多
关键词 视频编码 HEVC 环路滤波 去方块滤波 硬件架构设计
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部