-
题名基于自偏置技术的低噪声锁相环研究
被引量：1
- 1
-
-
作者
曹羽欧
李章全
-
机构
上海交通大学微电子学院
中芯国际集成电路制造(上海)有限公司
-
出处
《电子与封装》
2013年第2期14-16,27,共4页
-
文摘
文中描述了一种自偏置型锁相环电路,通过采用环路自适应的方法得到一个固定的阻尼系数ξ以及带宽和输入频率的比值ωN/ωREF,从而保证环路的稳定。传统锁相环电路设计需要一个固定的电荷泵充放电电流和固定的VCO增益,这样才能保持系统的稳定性。但是当工艺发展到深亚微米尤其是65 nm以下的时候,芯片的供电电压都在1 V以下且器件的二级效应趋于严重,此时要得到一个固定的电流值或者固定的VCO增益是很困难的。自偏置锁相环解决了这个问题,由于采用了自适应环路的设计方法,使得系统受工艺、温度和电压的影响非常小,而且锁定范围更大。可以广泛应用于时钟发生器以及通信系统。芯片采用SMIC标准低漏电55 nm CMOS工艺制造,测试均方抖动为3.8 ps,峰-峰值抖动25 ps。
-
关键词
自偏置锁相环
压控振荡器
低噪声
-
Keywords
self biased PLL
VCO
low jitter
-
分类号
TN402
[电子电信—微电子学与固体电子学]
-
