期刊文献+
共找到18篇文章
< 1 >
每页显示 20 50 100
基于AMBA总线的DDR2 SDRAM控制器研究与实现 被引量:9
1
作者 张凯 李云岗 《微电子学与计算机》 CSCD 北大核心 2005年第9期117-119,122,共4页
随着大规模集成电路和高速、低功耗、高密度存贮技术的发展,DDR存贮器业已成为PC内存的主流技术。作为第二代DDR存贮器DDR2预取位数是普通DDR的两倍。因此DDR2 SDRAM将取代DDR SDRAM的主流地位。本文对DDR2存贮技术进行了探讨,并讨论了D... 随着大规模集成电路和高速、低功耗、高密度存贮技术的发展,DDR存贮器业已成为PC内存的主流技术。作为第二代DDR存贮器DDR2预取位数是普通DDR的两倍。因此DDR2 SDRAM将取代DDR SDRAM的主流地位。本文对DDR2存贮技术进行了探讨,并讨论了DDR2 SDRAM和DDR SDRAM的区别以及设计时应注意的问题,设计了一个基于AMBA总线的DDR2 SDRAM控制器并提出了一种数据顺序预读取机制,使得DDR2 SDRAM的访问效率大大提高。 展开更多
关键词 DDR2 SDRAM AMBA AHB
下载PDF
可复用微处理器片上调试功能的设计与实现 被引量:7
2
作者 王琪 高瑛珂 +3 位作者 华斯亮 张铁军 王东辉 侯朝焕 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2012年第10期1369-1374,共6页
为了方便软件与应用系统的开发与调试,提出一种可复用的微处理器片上调试方法.通过设计通用的调试指令集和增加调试模块,并扩展处理器内核功能,实现了断点设置与取消、内核运行的流水级精确控制、内核资源访问、任意程序段运行中特殊事... 为了方便软件与应用系统的开发与调试,提出一种可复用的微处理器片上调试方法.通过设计通用的调试指令集和增加调试模块,并扩展处理器内核功能,实现了断点设置与取消、内核运行的流水级精确控制、内核资源访问、任意程序段运行中特殊事件的统计等片上调试功能.该方法已在自主研发的SuperV_EF01DSP上实现.在CMOS 90nm工艺下的综合结果表明,新增的片上调试功能不影响SuperV_EF01DSP的关键路径时序,而芯片总面积仅增加了3.87%. 展开更多
关键词 片上调试 可复用 数字信号处理器 单步
下载PDF
一种高性能的Σ-ΔA/D转换器的设计 被引量:7
3
作者 李罗生 洪缨 侯朝焕 《微电子学与计算机》 CSCD 北大核心 2005年第1期136-139,143,共5页
提出了一种高速高分辨率的过采样率可配置的四阶基于2-1-1级联拓扑结构的SigmaDeltaA/D转换器的设计方法。设计采用的是0.18μmCMOS混合工艺,模拟电路和数字电路的供电电压分别为3.3V和1.8V。该转换器的采样时钟速率最高可以达到64MHz,... 提出了一种高速高分辨率的过采样率可配置的四阶基于2-1-1级联拓扑结构的SigmaDeltaA/D转换器的设计方法。设计采用的是0.18μmCMOS混合工艺,模拟电路和数字电路的供电电压分别为3.3V和1.8V。该转换器的采样时钟速率最高可以达到64MHz,过采样率可以配置为32、16两种方式,当过采样率为32时,可达到115dB的无杂散动态范围和95dB的信噪比,总功耗约为200mW。 展开更多
关键词 A/D转换器 SIGMA delta调制器 抽样滤波器 开关电容
下载PDF
多核系统中共享cache的动态划分 被引量:5
4
作者 杨磊 时磊 +1 位作者 张铁军 王东辉 《微电子学与计算机》 CSCD 北大核心 2009年第5期56-59,共4页
引入建立单独的监控电路的方法对cache进行最优的动态划分,有效解决了线程间cache访问互相污染的问题.同时基于cache访问局部性的差异,提出了Group划分的方法,在增加很少硬件开销的条件下进一步提高了性能.通过运行SPEC CPU2000测试程序... 引入建立单独的监控电路的方法对cache进行最优的动态划分,有效解决了线程间cache访问互相污染的问题.同时基于cache访问局部性的差异,提出了Group划分的方法,在增加很少硬件开销的条件下进一步提高了性能.通过运行SPEC CPU2000测试程序,动态划分将整体IPC提高8.7%,而Group划分方法可以提高11.8%. 展开更多
关键词 高速缓存 栈距离剖析 动态划分
下载PDF
一种CLF芯片与SIM卡芯片连接的方法 被引量:3
5
作者 王琪 王东辉 李云岗 《微计算机应用》 2010年第4期73-76,共4页
在NFC技术中,CLF芯片与SIM卡的连接是一个重要问题,本文提出了一种具有自主知识产权的CLF与SIM卡的通信方法,采用新的调制解调方式,使得S2信号在S1信号高低电平时都能传输,实现单线连接NFC与SIM卡,以及它们之间的全双工通信。通过对该... 在NFC技术中,CLF芯片与SIM卡的连接是一个重要问题,本文提出了一种具有自主知识产权的CLF与SIM卡的通信方法,采用新的调制解调方式,使得S2信号在S1信号高低电平时都能传输,实现单线连接NFC与SIM卡,以及它们之间的全双工通信。通过对该方法进行电路级的设计和仿真,验证了该方法的正确性和稳定性。 展开更多
关键词 NFC ( Near Field Communication ) SIM ( subscriber IDENTITY Module) SWP( single wire protocol) CLF ( Contact-Less FRONT - end)
下载PDF
基于WISHBONE的可兼容存储器控制器设计 被引量:3
6
作者 陈双燕 王东辉 +1 位作者 张铁军 侯朝焕 《计算机工程》 EI CAS CSCD 北大核心 2006年第18期240-242,共3页
随着近年来高速计算机的快速发展,人们对存储器频宽及性能的要求越来越高。作为第2代DDR存储器的DDR2SDRAM具有高速、低功耗、高密度、高稳定性等特点,在未来的一二年里,它将逐步取代DDRSDRAM而成为内存的主流。尽管DDR2的地位正在不断... 随着近年来高速计算机的快速发展,人们对存储器频宽及性能的要求越来越高。作为第2代DDR存储器的DDR2SDRAM具有高速、低功耗、高密度、高稳定性等特点,在未来的一二年里,它将逐步取代DDRSDRAM而成为内存的主流。尽管DDR2的地位正在不断上升,但DDR仍是当前流行的高速存储器。该文通过对这两种存储器的分析比较,基于WISHBONE总线,提出并实现了一种可兼容DDR与DDR2存储器的控制器。 展开更多
关键词 DDP SDRAM DDR2 SDRAM WISHBONE 控制器
下载PDF
WISHBONE总线协议下DDR存储控制器设计
7
作者 张磊 吴晖 《微电子学与计算机》 CSCD 北大核心 2004年第9期170-172,176,共4页
DDR-SDRAM是当今一种流行的高速存储器。通过和普通SDRAM存储器对比,阐述了WISHBONE总线协议下DDR存储器控制器的设计方法和注意事项,并提出一种提高DDR工作效率的预测机制。
关键词 DDR SDRAM WISHBONE 控制器
下载PDF
高速多通道DMA控制器的设计与实现 被引量:2
8
作者 时磊 张铁军 王东辉 《微计算机应用》 2010年第5期50-53,共4页
在片上系统(SOC),I/O设备和存储器之间的数据交换已经成为系统性能提升的瓶颈,而直接存储器存取(DMA)技术可以有效的缓解这个问题。本文提出并实现了一种高速的、多通道DMA控制器,该控制器可以实现内外部存储空间和I/O器件之间的数据传... 在片上系统(SOC),I/O设备和存储器之间的数据交换已经成为系统性能提升的瓶颈,而直接存储器存取(DMA)技术可以有效的缓解这个问题。本文提出并实现了一种高速的、多通道DMA控制器,该控制器可以实现内外部存储空间和I/O器件之间的数据传输,通道优先级可以配置,并支持通道自动传输功能,在该DMA控制器的控制下,数据可以调整传输,满足了SOC系统中数据传输的要求。 展开更多
关键词 片上系统(SoC) 直接存储器存取(DMA) I/O传输
下载PDF
高阶Σ-Δ调制器的非理想特性分析与建模 被引量:2
9
作者 李罗生 洪缨 侯朝焕 《微电子学》 CAS CSCD 北大核心 2005年第3期275-278,282,共5页
文章对2-1-1级联结构的高阶Σ-ΔA/D调制器的非理想特性,包括时钟抖动、MOS开关噪声、比较器迟滞性、放大器的输入噪声、单位增益带宽和有限直流增益等,进行了分析,提出了基于Matlab的高层次建模方法。通过系统仿真确定关键的电路参数... 文章对2-1-1级联结构的高阶Σ-ΔA/D调制器的非理想特性,包括时钟抖动、MOS开关噪声、比较器迟滞性、放大器的输入噪声、单位增益带宽和有限直流增益等,进行了分析,提出了基于Matlab的高层次建模方法。通过系统仿真确定关键的电路参数和性能指标,在较高层次指导A/D转换器的电路结构级和晶体管级设计。 展开更多
关键词 ∑-△调制器 A/D转换器 非理想特性 高层次建模
下载PDF
一种自适应的存储器访问乱序调度机制
10
作者 杨磊 逄珺 +3 位作者 时磊 张铁军 王东辉 侯朝焕 《计算机工程》 CAS CSCD 北大核心 2009年第8期125-127,共3页
存储器访问速度已经成为现代处理器系统中的瓶颈。对于存储器访问的调度可以有效地提高存储器带宽利用率。基于一种称为突发调度的机制进行改进,通过使用优先级表达式从各个块里选择最合适的突发来访问存储器,运用自适应的方法来调节优... 存储器访问速度已经成为现代处理器系统中的瓶颈。对于存储器访问的调度可以有效地提高存储器带宽利用率。基于一种称为突发调度的机制进行改进,通过使用优先级表达式从各个块里选择最合适的突发来访问存储器,运用自适应的方法来调节优先级表达式里各项的系数,使得这一方法针对不同的应用都能取得好的效果。通过运行SPECCPU2000测试程序和stream程序,与顺序访问机制以及突发调度机制相比,该自适应调度机制将总线利用率分别提高了52%和4.8%。[0] 展开更多
关键词 同步动态随机存储器 存储器组 突发 自适应
下载PDF
面向嵌入式VLIW处理器的代码压缩技术
11
作者 杨磊 张铁军 王东辉 《微计算机应用》 2010年第5期59-62,共4页
随着嵌入式系统的发展,在性能不断提高的同时,软件代码规模也不断扩大。而超长指令字结构更加引起了代码的膨胀,因此代码压缩技术变得很重要。本文基于自主研发的SDSP处理器核,应用3种压缩编码技术,比较它们压缩的效果,并讨论了包括压... 随着嵌入式系统的发展,在性能不断提高的同时,软件代码规模也不断扩大。而超长指令字结构更加引起了代码的膨胀,因此代码压缩技术变得很重要。本文基于自主研发的SDSP处理器核,应用3种压缩编码技术,比较它们压缩的效果,并讨论了包括压缩后地址的重映射以及解压缩结构的整体硬件方案。 展开更多
关键词 超长指令宇 哈夫曼编码 行地址表
下载PDF
一种高速低功耗优先级编码器结构
12
作者 杨磊 闫浩 +1 位作者 张铁军 王东辉 《微电子学与计算机》 CSCD 北大核心 2011年第2期74-76,81,共4页
优先级编码器是数字系统中一种重要的基本电路.它可以对多个输入请求进行仲裁,挑选出其中最高优先级的请求编码输出,指示最高优先级请求的位置.在传统的优先级编码器结构里,对每个输出都采用单独的放电路径,管子多功耗大.由此提出了采... 优先级编码器是数字系统中一种重要的基本电路.它可以对多个输入请求进行仲裁,挑选出其中最高优先级的请求编码输出,指示最高优先级请求的位置.在传统的优先级编码器结构里,对每个输出都采用单独的放电路径,管子多功耗大.由此提出了采用共享放电路径的优先级编码器结构,减少管子的数目,降低功耗.仿真结果显示,平均延时下降了17%,平均功耗下降了5.4%. 展开更多
关键词 优先级编码器 放电路径
下载PDF
面向推断执行处理器的Trace压缩方法
13
作者 高瑛珂 王琪 +3 位作者 李泉泉 张铁军 王东辉 侯朝焕 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2013年第12期1918-1924,共7页
实时收集应用程序在处理器中的trace信息对于硅后验证和软件调试具有重要意义.受限于处理器片上存储资源和通信带宽,为了提高trace信息的压缩效率以进行实时调试,提出一种面向推断执行处理器的实时trace压缩方法.该方法充分利用推断位... 实时收集应用程序在处理器中的trace信息对于硅后验证和软件调试具有重要意义.受限于处理器片上存储资源和通信带宽,为了提高trace信息的压缩效率以进行实时调试,提出一种面向推断执行处理器的实时trace压缩方法.该方法充分利用推断位和程序计数器(PC)的冗余特性,分别采用两级压缩后输出,保证了PC值的局部性和整个trace信息的完整性.在SuperV DSP中进行验证的结果表明,文中方法比传统方法的压缩率平均提高21.95%,可以更好地满足推断执行处理器的实时调试需求. 展开更多
关键词 推断执行 trace压缩 SuperV处理器
下载PDF
一种新的连续时间Sigma-delta调制器系统设计方法
14
作者 华斯亮 张建恩 +1 位作者 王东辉 张铁军 《微计算机应用》 2010年第3期54-57,共4页
连续时间结构sigma-delta调制器中包括两种频域,是该结构设计的难点之一。本文在分析传统的连续时间调制器的设计流程后,提出一种新的设计方法。该方法增加了CT-DT变换,把连续时间环路滤波器转换到离散时间状态空间,利用离散时间调制器... 连续时间结构sigma-delta调制器中包括两种频域,是该结构设计的难点之一。本文在分析传统的连续时间调制器的设计流程后,提出一种新的设计方法。该方法增加了CT-DT变换,把连续时间环路滤波器转换到离散时间状态空间,利用离散时间调制器的成熟的设计平台进行设计,可以减少设计反复,加速设计收敛。利用该方法,本文设计了一个可用于手机电视的高速度、中高精度的连续时间sigma-delta调制器。 展开更多
关键词 连续时间 sigma—delta 调制器 模数转换器
下载PDF
VLIW处理器可重组乘法器单元设计
15
作者 杨焱 张凯 《微处理机》 2007年第3期21-23,共3页
在VLIW多媒体芯片的设计过程中,针对传统乘法器与加法器的不足,提出了一种新的分叉华莱氏树结构的乘法器模型,采用可重用的模块化设计思想,通过重用一位全加器阵列对乘法器进行扩展,处理器可以在一个乘法器单元内部同时支持多个32/16/8... 在VLIW多媒体芯片的设计过程中,针对传统乘法器与加法器的不足,提出了一种新的分叉华莱氏树结构的乘法器模型,采用可重用的模块化设计思想,通过重用一位全加器阵列对乘法器进行扩展,处理器可以在一个乘法器单元内部同时支持多个32/16/8位的乘法运算,同时使乘法单元的速度和面积均得以优化。仿真测试表明,新的乘法器结构可有效减少FFT、滤波等信号处理以及多媒体处理中常用算法的执行周期,提高了实际运行速度,进一步增强了VLIW处理器在多媒体与信号处理运算上的能力。 展开更多
关键词 乘法器 华莱氏树 VLlW处理器 可重组
下载PDF
基于统计学习的H.264/AVC快速帧间模式选择方法
16
作者 马蔚鹏 杨树元 +1 位作者 高丽 裴朝科 《微计算机应用》 2010年第2期34-37,共4页
H.264采用了可变块大小的运动补偿和基于率失真优化的模式选择来提高压缩比和视频质量,这些技术使H.264比其他现有的编码标准都要好,然而,却计算强度大而且非常耗时。本文提出了一种快速的帧间模式选择方法。首先,先编码的几帧作为统计... H.264采用了可变块大小的运动补偿和基于率失真优化的模式选择来提高压缩比和视频质量,这些技术使H.264比其他现有的编码标准都要好,然而,却计算强度大而且非常耗时。本文提出了一种快速的帧间模式选择方法。首先,先编码的几帧作为统计学习对象,得到相应的阈值;然后,后面的帧就根据这些阈值来选择备选模式,只对已选的模式进行运动估计。本文提出的方法适用于所有现有的运动搜索算法,而且阈值是针对每个序列线上计算的。结果显示,本文的方法可使编码时间平均降低57.2%,而对视频质量的降级可忽略。 展开更多
关键词 H.264 帧间预测 快速算法
下载PDF
M5模拟器的内核分析及应用 被引量:3
17
作者 时磊 逄珺 +2 位作者 杨磊 张铁军 王东辉 《微计算机应用》 2009年第4期30-34,共5页
由美国密歇根大学发布的M5模拟器,是一个针对计算机系统级体系结构进行研究的模块化的仿真平台。它除了能够支持仿真单处理器结构外,还提供了强大的对包含多个处理器的多系统级体系结构进行仿真的功能。本文详细分析了M5模拟器的仿真内... 由美国密歇根大学发布的M5模拟器,是一个针对计算机系统级体系结构进行研究的模块化的仿真平台。它除了能够支持仿真单处理器结构外,还提供了强大的对包含多个处理器的多系统级体系结构进行仿真的功能。本文详细分析了M5模拟器的仿真内核、仿真机制和基本模型,并以一个存储器调度算法为例说明该模拟器对于处理器建模的完备支持。 展开更多
关键词 计算机模拟器 系统级建模 存储器访问调度
下载PDF
软硬件协同循环优化方法的设计与实现 被引量:1
18
作者 王琪 鲍丽丹 +2 位作者 张铁军 王东辉 侯朝焕 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2013年第10期1574-1581,共8页
为了提升处理器执行循环的性能,降低循环开销,提出一种适用于多发射数字信号处理器(DSP)的软硬件协同循环优化方法.在对循环体量化分析的基础上,利用编译器进行循环标志指令的插入和循环开销指令的删除,并由新增的硬件专用循环单元根据... 为了提升处理器执行循环的性能,降低循环开销,提出一种适用于多发射数字信号处理器(DSP)的软硬件协同循环优化方法.在对循环体量化分析的基础上,利用编译器进行循环标志指令的插入和循环开销指令的删除,并由新增的硬件专用循环单元根据循环标志指令携带的信息实现循环计数器的增减和取指地址的计算等功能,达到零开销循环的目的.在多发射DSP SuperV_EF01上的实验结果表明,应用文中方法后,指令周期数和汇编代码大小平均降低了20.94%和4.06%. 展开更多
关键词 循环优化 零开销循环 软硬件协同
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部