摘要
本文分析了基本上按1μm、2μm、3μm、4μm设计规则设计的轻掺杂漏(LDD)E/D门的门延迟,提出了设计与制造高速LDDE/D电路的基本思想。
The gate delay of lightly doped drain(LDD) E/D gate designed basically on 1/μm, 2μm, 3μm, 4 4μm design rule.The basic theses of design and fabrication high speed LDD E/D circuits have been proposed.
出处
《微电子学与计算机》
CSCD
北大核心
1992年第2期47-48,F003,共3页
Microelectronics & Computer
