摘要
用VHDL设计了一个在数字传输中常用的校验、纠错模块———循环冗余校验CRC模块 ,完成数据传输中的差错控制。通过时序仿真波形可看出 ,当输入 12位信息位时 ,通过CRC发生器和校验器 。
We design the checking and correcting module which is used frequently in digital transmission,namely, CRC module. It aims at accomplishing the error control from the simulation waveform, when inputing 12 effective information, we can achieve exact output.
出处
《中国有线电视》
北大核心
2004年第3期60-62,共3页
China Digital Cable TV
