期刊文献+

兼容TTL电平的高速CMOS端口电路设计 被引量:1

TTL-Level Compatible High-Speed CMOS Port Circuit Design
下载PDF
导出
摘要 基于0.8μm CMOS工艺设计了全新的兼容晶体管-晶体管逻辑(TTL)电平的高速CMOS端口电路,该端口电路不仅可以实现与TTL兼容的输入电平,还具有传输延迟时间短的优点。电路工作温度为-55~125℃。电路在工作电压为5V时,输入翻转电平为1.3V,传输上升延迟时间小于1ns,下降延迟时间小于1ns。 Based on the 0.8μm CMOS process,a new transistor-transistor-logic(TTL)level compatible high-speed CMOS port circuit is designed,which not only realizes TTL-compatible input level,but also has the advantage of low transmission delay time.Circuit works at the temperature of-55-125℃.At 5 V operating voltage,the input flip level is 1.3 V,the transmission rise delay time is less than 1 ns,and the falling delay time is less than 1 ns.
作者 邱旻韡 黄登华 屈柯柯 QIU Minwei;HUANG Denghua;QU Keke(China Electronics Technology Group Corporation No.58 Research Institute,Wuxi 214035,China)
出处 《电子与封装》 2023年第8期52-55,共4页 Electronics & Packaging
关键词 TTL电平兼容 高速CMOS端口电路 传输延迟时间 TTL-level compatible high-speed CMOS port circuit transmission delay time
  • 相关文献

参考文献5

二级参考文献11

共引文献5

同被引文献11

引证文献1

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部