基于FPGA的快速并行平方器

A Fast Parallel Squarer Based on FPGA

下载PDF

导出

摘要介绍了一种二进制补码快速并行平方器的设计方法 ,并给出了一个 6位二进制补码平方器的例子及在 MAX+ PLUS 10 .0环境下的仿真结果。 This paper introduces a way for designing two′s-complement fast parallel squarer,and provides an example of 6-bit-two′s-complement squarer.The simulation result in MAX+PLUSⅡ10.0 is also given.

作者步衍冰曾兴雯张昕

机构地区西安电子科技大学

出处《电子工程师》 2002年第9期48-49,共2页 Electronic Engineer

关键词快速并行 FPGA 二进制补码平方器 Field Programmable Gate Array,two′s-complement,squarer

分类号 TP332.22 [自动化与计算机技术—计算机系统结构] TN791 [自动化与计算机技术—计算机科学与技术]

引文网络
相关文献

参考文献2

1宋万杰等编著..CPLD技术及其应用[M].西安:西安电子科技大学出版社,1999:276.
2侯伯亨顾新.VHDL硬件描述语言数字逻辑电路设计[M].西安:西安电子科技大学出版社,1999,9.. 被引量：3

共引文献2

1张生平,薛梅.用VHDL设计快速BCD码加法器[J].电子工程师,2001,27(6):22-23.
2步衍冰,曾兴雯,梁敏超.基于FPGA的快速匹配滤波器[J].无线电工程,2003,33(6):31-32. 被引量：4

1张华杰.微机原理中有关溢出的判断[J].通讯世界（下半月）,2016(9):292-292.
2三轴±200g数字MEMS加速度计具有高带宽、低功耗[J].EDN CHINA 电子技术设计,2014(2):18-18.
3何松甫.补码的课堂教学的研讨[J].水利电力机械电子技术,1991,5(3):49-52.
4步衍冰,曾兴雯,梁敏超.基于FPGA的快速匹配滤波器[J].无线电工程,2003,33(6):31-32. 被引量：4
5管立新,赖昭胜.基于MAX+plusII 10.0 Baseline的数字电路设计[J].现代电子技术,2003,26(22):57-59.
6唐琬,姚善化.基于MAX+plus Ⅱ 10.0软件的m序列的研究与实现[J].计算机工程与应用,2007,43(11):138-139.
7卢中华.基于CPLD/FPGA平台I^2C总线IP核的设计[J].职业,2013(9):93-94.
8孙开放.对二进制补码数的进一步研究[J].电气电子教学学报,2002,24(3):35-36. 被引量：3
9朱国军,张浩,张志军.基于FPGA的CIC滤波器实现[J].电子科技,2006,19(11):19-22. 被引量：6
10赵以宝,孙圣和,臧天仪.局域网并行处理在语音识别中的应用[J].小型微型计算机系统,1999,20(9):699-703. 被引量：1

电子工程师

2002年第9期

浏览历史

内容加载中请稍等...

基于FPGA的快速并行平方器

参考文献2

共引文献2

相关作者

相关机构

相关主题

浏览历史