期刊文献+

C频段小步进低相噪频率合成器的设计与实现 被引量:1

下载PDF
导出
摘要 本文介绍了C频段小步进低相噪频率合成器的设计与实现。在研制中通过采用混频式锁相环方案,大大降低了环内分频比,引入DDS激励PLL设计理念,选用低噪声器件,以及采用D/A预置方式引导捕获电路,从而实现了低相噪、低杂散、小步进等指标。并通过对频率合成器的指标分析,阐述了在混频式锁相环方案各部分的工作原理及在设计过程中需要注意的一些问题。
出处 《产业与科技论坛》 2011年第21期106-107,共2页 Industrial & Science Tribune
  • 相关文献

参考文献2

共引文献14

同被引文献5

引证文献1

二级引证文献10

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部