对雷达视频图象的压缩处理算法实现

下载PDF

导出

摘要本文针对编队作战所需的图象传输和图象压缩技术，在循环斜卷积算法和分布式算法的基础上，利用硬件描述语言（VHDL，Very-fast Hardware Description Language)设计现场可编程逻辑器件（FPGA，Field Programable Gate Array)以实现用于视频压缩和解压缩系统的二维8×8DCT／IDC实时处理器，对FPGA进行功能和时序仿真。

作者李琰沈远海等

机构地区华北工学院船舶系统工程部

出处《舰船论证参考》 2002年第3期50-54,共5页

关键词雷达视频图象压缩处理算法现场可编程逻辑器件 DCT/IDCT VHDL 组网

分类号 TN957.52 [电子电信—信号与信息处理]

引文网络
相关文献

1刘刚.同频干扰产生机理分析及解决方法[J].舰船电子对抗,2011,34(3):17-19. 被引量：19
2张艳,司国斌.硬件描述语言VHDL的发展[J].成才之路,2007,0(21):47-47.
3张洪华,杨秀庭,陈宝柱.编队条件下主动声纳抗假目标干扰分析及对策[J].舰船电子工程,2012,32(7):122-124.
4迎九.ADI多核SHARC+ ARM SoC,改善实时音频和工业应用[J].电子产品世界,2015,22(8):75-75.
5NI最新推出Single-Board RIO平台[J].世界仪表与自动化,2008,12(10):76-76.
6赵维钺.美国海军在海湾战争中的电子作战特点及其启示[J].航天电子对抗,1991,0(4):6-12.
7刘刚.相邻周期反异步抗同频干扰方法分析[J].舰船电子对抗,2010,33(6):37-40. 被引量：3
8张凌.VHDL语言在FPGA/CPLD开发中的应用[J].电子工程师,2002,28(4):9-10. 被引量：2
9张永安,李树华,刘跃平.用VHDL语言设计实现单片机串行口输出的串并转换[J].内蒙古大学学报（自然科学版）,2004,35(2):213-215. 被引量：1
10Zynq UltraScale＋ MPSoC系列新增新型双核器件[J].今日电子,2016,0(7):66-66.

舰船论证参考

2002年第3期

浏览历史

内容加载中请稍等...

对雷达视频图象的压缩处理算法实现

相关作者

相关机构

相关主题

浏览历史