摘要
扫频信号发生器能够生成频率在限定范围内作线性变化而幅值恒定的信号,它在通信、雷达、电子对抗、导航等许多领域中都被广泛应用。现在被广泛应用的信号发生器大多采用直接数字频率合成(DDS)技术。基于DDS技术,在Altera公司的Quartus II软件的开发平台下,以FPGA器件为逻辑控制电路载体,采用硬件描述语言Verilog HDL编程实现频率、扫频带宽和步进频率可调节的扫频信号源设计。经验证,该设计方案可行,达到预期目标。
In this paper,based on DDS technology,in Altera corporation the Quartus II software development platform,with the FPGA device logic control circuit carrier,using Verilog HDL hardware description language programming to realize frequency sweep,frequency band width,and stepping frequency adjustable frequency sweep signal source design.
出处
《工业控制计算机》
2018年第10期47-49,共3页
Industrial Control Computer
