期刊文献+

基于FPGA的TT数据发送调度机制设计及仿真 被引量:1

Design and Simulation of Sending Scheduling Mechanism for Time-Triggered Data on FPGA
下载PDF
导出
摘要 根据时间触发以太网(Time-Triggered Ethernet,TTE)兼容时间触发(Time-Triggered,TT)和事件触发(Event-Triggered,ET)的特性,在时钟同步的基础上,采用离线生成方法生成了时间触发数据的发送调度时刻表,在保证了TT数据实时、可靠发送的同时,给ET类数据的发送留出了足够的带宽。根据TT数据的传输特性,设计了TT数据的发送调度模块,并进行了仿真验证,仿真结果表明TT数据能够在预定时刻点实时稳定地发送。 In accordance of the characteristics of Time-Triggered(TT)and Event-Triggered(ET)of Time-Triggered Ethernet(TTE),this paper presented a method to create the scheduling timetable of data transferring by the mean of off-line generation,based on clock synchronization.The proposed method ensures the reliability and instantaneity of TT data,while provides enough bandwidth for ET data.According to the transmission characteristics,the sending-scheduling module of TT data has been designed and simulated in the paper.The simulated result shows that TT data is able to be sent stably and real-timely on the scheduled time.
出处 《机械工程与自动化》 2018年第1期103-104,106,共3页 Mechanical Engineering & Automation
关键词 时间触发以太网 时间触发数据 调度机制 仿真 FPGA time-triggered Ethernet time-triggered data scheduling mechanism Simulation F P G A
  • 相关文献

参考文献2

二级参考文献11

共引文献23

同被引文献3

引证文献1

二级引证文献1

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部