期刊文献+

基于内插的Gardner位定时算法仿真与实现 被引量:4

Simulation and implementation of Gardner bit timing algorithm based on interpolation
原文传递
导出
摘要 文章讨论了一种不受载波多普勒影响的Gardner位定时同步算法,并对该算法进行了MATLAB仿真与FPGA实现。基于内插的Gardner位定时算法不调整本地采样时钟,通过对输入的基带信号进行插值获得最佳采样时刻的采样值,从而实现数字码元同步。 In this paper, a kind of Gardner timing synchronization algorithm which is not affected by carrier doppler is discussed, and MATLAB simulation and FPGA implementation are carried out. Based on interpolated Gardner bit timing algorithm, the local sampling clock is not adjusted, and the sampling value of the optimal sampling time is obtained through the interpolation of the input baseband signal, so that the digital code element synchronization can be realized.
出处 《电子技术(上海)》 2017年第11期51-53,共3页 Electronic Technology
关键词 内插 GARDNER 位同步 Insert Gardner bit synchronization
  • 相关文献

参考文献3

  • 1朱雪阳..基于Gardner算法的位定时同步研究[D].南京理工大学,2010:
  • 2李庆华..通信IC设计[M],2016.
  • 3吉翠钗..高速(6Mbit//s)位同步器的研究与实现[D].电子科技大学,2005:

同被引文献20

引证文献4

二级引证文献3

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部