期刊文献+

基于众核处理器的AVS并行解码器的设计与实现

Implementation and Design of Parallel Decoder of AVS Based on Manycore Processors
下载PDF
导出
摘要 众核处理器的并行计算为AVS并行解码器的实现提供了基础,提出了一种功能并行和数据并行混合的并行设计方案,该方案采用了帧间和宏块行的两级并行。使用Tilera推出的Tile-Gx36众核处理器,同时利用该处理器提供的SIMD指令集进行了反量化、反变换、插值等模块的优化。实验结果表明该设计具有良好的并行加速比,可以在6个核的条件下完成1路AVS高清实时解码。 Parallel computing based on manycorelays gives the foundation for parallel decoder of AVS. A design is proposed combining the functional parallelism with data parallelism. A two-level parallelism scheme is used taking into consideration of frame and macroblock rows. Moreover, a scheme is proposed to optimize the modules of inverse quantization, inverse transform and interpolation based on SIMD provided by the manyeore processors. Experiments show that the design has efficient parallel acceleration ratio. One channel HD AVS stream can be decoded with six tiles.
出处 《电视技术》 北大核心 2014年第15期84-87,共4页 Video Engineering
基金 国家自然科学基金项目(61301116) 国家自然科学基金委创新群体项目(61221001)
关键词 AVS解码器 Tile—Gx36 SIMD 并行解码 AVS decoder Tile-Gx36 SIMD parallel decoding
  • 相关文献

参考文献6

二级参考文献25

  • 1纪永昌,孙军.H.264/AVC的复杂度分析以及实时实现[J].微计算机信息,2007,23(3):269-270. 被引量:5
  • 2马思伟,高文.基于率失真优化的视频编码研究(英文)[J].中国科学院研究生院学报,2007,24(1):137-143. 被引量:4
  • 3数字音视频编码技术标准工作组.信息技术先进音视频编码第2部分:视频(报批稿).2006. 被引量:1
  • 4Michael Horowitz,Anthony Joch,et al.H.264/AVC Baseline Profile Decoder Complexity Analysis[J].IEEE Trans.Circuits Syst.Video Technl,2003,13:704-716. 被引量:1
  • 5Zhan Ma,Xin Jin,Wen-yu Liu,et al.Complexity analysis of AVS-M Jiben profile decoder[J].Intelligent Signal Processing and Communication Systems,2005:769-772. 被引量:1
  • 6Intel Corp.Help for VTune? Performance Analyzer[M].Santa Clara,USA:Intel Corp,2007. 被引量:1
  • 7数字音视频编解码技术标准工作组.<信息技术先进音视频编码第二部分:视频>(报批稿)[Z].,2005.03.. 被引量:1
  • 8国家知识产权局知识产权发展研究中心.规制知识产权的权利行使[M].北京:知识产权出版社,2004.. 被引量:7
  • 9Joint Video Team of ITU-T and ISO/IEC JTC 1. Draft ITU-T Recommendation and Final Draft International Standard of Joint Video Specification (ITU-T Rec. H.264 ⅡSO/IEC 14496-10 AVC). Joint Video Team of ISO/IEC MPEG and ITU-T VCEG. JVT- G050[S]. 2003-03. 被引量:1
  • 10Chen Yenkuang. Towards Efficient Multi-level Threading of H. 264 Encoder on Intel Hyper-threading Architectures [C]. International Parallel and Distributed Processing Symposium, 2004-04. 被引量:1

共引文献23

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部