期刊文献+

降低时延测试功耗的有效方法 被引量:7

Reducing Power Dissipation During Delay Test Application
下载PDF
导出
摘要 研究时延测试 (应用 )中的功耗问题 ,提出一种降低时延测试功耗的测试向量排序方法 .该方法利用时延测试向量对之间的海明距离为测试向量对排序 .实验研究表明 :在不降低时延故障覆盖率的前提下 ,测试功耗平均降低 90 % Re ordering the test pairs in the test sequences is introduced to minimize the switching activity of the circuit under test during test application. Hamming distance between test pairs is used to guide their re ordering. This guarantees a decrease in power dissipation without reducing the delay fault coverage. Experimental results are presented to demonstrate a 90% average reduction of the circuit activity for the test application.
出处 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2002年第8期738-742,共5页 Journal of Computer-Aided Design & Computer Graphics
基金 国家"八六三"高技术研究发展计划 ( 2 0 0 1A A1110 70 ) 国家自然科学基金 ( 6 9976 0 0 2 6 97330 10 )资助
关键词 时延测试 海明距离 CMOS电路 可测性设计 电路功耗 delay test, power dissipation, Hamming distance
  • 相关文献

参考文献1

二级参考文献4

  • 1Wang C Y,IEEE Trans VLSI,1998年,6卷,1期,134页 被引量:1
  • 2Wang C Y,IEEE/ACM Conf CAD,1997年,52页 被引量:1
  • 3Zhao Zhuxing,Proc of CADCG'97 the Fifth Int Conf CADCG,1997年,506页 被引量:1
  • 4杨士元,数字系统的故障诊断与可靠性设计,1989年 被引量:1

共引文献3

同被引文献44

引证文献7

二级引证文献10

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部