摘要
通过对低位先比串行数值比较器和高位先比串行数值比较器的设计及分析 ,证明了应用门控时钟技术设计的时序电路具有明显的低功耗特性 .PSPICE模拟结果证明了基于门控技术设计的电路能有效地降低电路的功耗 。
By designing and analyzing the serial magnitude comparators from LSB to MSB and from MSB to LSB respectively, the sequential circuit using the clock-gating technique showed evident character of low power dissipation. Furthermore, PSPICE simulation proved that circuits based on the clock-gating technique can reduce power dissipation effectively, while keeping the correct logic function.
出处
《浙江大学学报（理学版）》
CAS
CSCD
2002年第4期411-414,共4页
Journal of Zhejiang University（Science Edition）
基金
国家自然科学基金资助项目 (6 97730 34 )
浙江省科技厅项目 (0 6 0 1110 0 2 2 )
