期刊文献+

可简化FPGA应用设计的高速模数转换器

下载PDF
导出
摘要 AD9250转换器的JESD204B串行接口将每个IC所需高速差分输出数据路径的数目从多达28个减至2个。每个上电周期以及经过链路重新同步事件后,其Subclassl确定性延迟功能都是可重复的。
出处 《今日电子》 2012年第12期65-65,共1页 Electronic Products
  • 相关文献

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部