摘要
原始状态的确定对于时序逻辑电路的设计而言十分重要,本文通过对设计实例设计过程中原始状态的分析和确定,完善了时序逻辑电路的设计步骤,使时序逻辑电路的设计思路更加清晰。
The determinadorl of the original state is very inporrant in ten＇as of the sequential logic circLdt design, This paper analyzes and determines the original state in the design process ofdesign examples, I.tperfectsthedesignstepsofsequentiallogiccircuit, so the sequendal logic circuit design ideas is more clear.
出处
《电子世界》
2012年第24期49-50,共2页
Electronics World
关键词
时序逻辑电路
原始状态
电路设计
sequential logic circuit
the original state
circuit design
