期刊文献+

一种低功耗2D DFT芯片的前端设计与验证 被引量:1

The Front-end Design and Verification of a Low Power 2D DFT Chip
下载PDF
导出
摘要 本文基于Nangate 45nm CMOS开放工艺库,设计了一种适用于数字图像处理的二维离散傅里叶变换(2-Dimensional Discrete Fourier Transform,2DDFT)芯片,并对其进行了前端验证.该芯片采用时域抽取法基-2快速傅里叶算法(Radix-2 Fast Fourier Transform)以及优化的流水线结构,使得设计难度大大降低,处理速度得到较大提升.功能验证和逻辑综合后的结果显示,该芯片能够在250MHz时钟频率下工作,只需延迟1211个时钟周期即开始输出一个由16位单精度定点数构成的32×32位复数矩阵的DFT值,且在0.9V电压下功率为143mW,表明芯片在速度、精度以及功耗上均满足低功耗数字图像处理系统的要求. This paper verifies the front-end design of a 2-Dimensional Discrete Fourier Transform chip which is suitable for digital image processing using Nangate 45nm CMOS open cell library. Both the radix-2 decimation in time FFT algorithm and optimized pipeline structure were chose in the 2D DFT algorithm to lighten the design complexity. The functional simulation and hardware synthesis results show that the chip can work under 250MHz clock and output the DFT results of 32 ~ 32 complex matrix after 1211 clock cycles; the input and output datatype is 16-bit single precision fixed-point number. The power dissipation is only 143mW under voltage of 0. 9 V. The simulation shows that the design can meet with the efficiency, precision and power dissipation requirements in low power digital image processing system.
出处 《微电子学与计算机》 CSCD 北大核心 2012年第12期166-170,共5页 Microelectronics & Computer
基金 国家电网公司科技项目(KZ11K15003) 湖南省自然科学基金(07JJ3112) 国家科技部科技支撑计划课题(2012BAH1704) 长沙市科技局科技项目(K0803081-11) 湖南省教育厅科研基金项目(07C086)
关键词 快速傅里叶变换 流水线结构 数字图像处理芯片 fast Fourier transform pipelined structure digital image processing chip
  • 相关文献

参考文献10

  • 1Altera. Implementing FIR filters and FFTs with 28-nm variable-precision DSP architecture [ EB/OL]. [ 2012- 02-08][2010-07-013]. http://www, altera. com/literature/wp/wp-01140-fir-fft-dsp, pdf. 被引量:1
  • 2谢新辉,唐立军,宋海吒,唐俊龙.傅里叶变换在指纹图像增强中的应用[J].计算机工程与应用,2012,48(8):197-199. 被引量:4
  • 3陈利杰,周玉梅.一个用于12位40-MS/s低功耗流水线ADC的MDAC电路设计[J].微电子学与计算机,2011,28(1):108-112. 被引量:2
  • 4Baas B M. A 9.5mW 330 μsec 1024-point FFT processor[C]//IEEE Custom Integrated Circuits Conference, Pasadena, California, USA: IEEE, 1998:127-130. 被引量:1
  • 5周小果,唐立军,谢新辉,宋海吒.适用于嵌入式系统的AES加密IP核设计[J].微型机与应用,2010,29(15):83-85. 被引量:1
  • 6胡锦,李新泽,黑勇,于增辉,陈黎明.基于低功耗ASIP的循环缓存的设计[J].微电子学与计算机,2011,28(5):189-193. 被引量:2
  • 7Kannan M, Srivatsa S K. Low power hardware implementation of high speed FFT core[J]. Journal of Computer Science, 2007,3 ( 6 ): 376-382. 被引量:1
  • 8Ediz Getin. An integrated 256-point complex FFT processor for real-time spectrum analysis and measurement[C]//IEEE Proceedings of Instrumentation and Measurement Technology Conference, Ottawa, Canada: IEEE, 1997:96-101. 被引量:1
  • 9Yuan Chen, Yu-Wei Lin, Yu-Chi Tsao, et al A 2. 4- Gsampte/s DVFS FFT Processor forMIMO OFDM Communication Systems [J]. IEEE JOURNAL OF SOI.ID-STATE CIRCUITS, 2008, 43(5) : 1260-1273. 被引量:1
  • 10Koushik Maharatna, Eckhard Grass, Ulrich Jagdhold. A 64-Point Fourier Transform Chip for High-Speed Wireless LAN Application Using OFDM[J]. IEEE Journal of Solid state Circuits, 2004, 39(3):484-493. 被引量:1

二级参考文献24

共引文献5

同被引文献6

  • 1张利.分数N频率合成器若干关键技术研究[D].北京:清华大学微电子学研究所,2007. 被引量:1
  • 2Wei-Hao Chiu, Tai-Shun Chan, Tsung-Hsien LirL A 5. 5-GHz 16-mW fast-locking frequency synthesizer in 0. 18-μm CMOS[C]//IEEE Asian Solid-State Circuits Conference. Korea: IEEE, 2007 : 4-17. 被引量:1
  • 3王小松.宽带高性能CMOS频率综合器研究[D].北京:中国科学院研究生院,2010. 被引量:1
  • 4毕查德拉扎维.模拟CMOS集成电路设计[M].西安:西安交通大学出版社,2011:247-249. 被引量:1
  • 5Keliu Shu, Edgar Sanchez-Sinecio. Cmos pll synthesiz- ers analysis and design [M]. Berlin: Springer Science, 2005:58-60. 被引量:1
  • 6雷鑑铭,何威,邹志革,温朝晔.快速锁定的宽频带CMOS锁相环设计[J].华中科技大学学报(自然科学版),2012,40(7):71-74. 被引量:4

引证文献1

二级引证文献2

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部