期刊文献+

面向VLSI版图复用技术的二维层次式压缩算法 被引量:1

2-D Hierarchical Compaction Algorithm for VLSI Layout Reuse
下载PDF
导出
摘要 面对 VLSI生产工艺的不断更新 ,利用已有的版图 ,迅速获得适应新工艺的新版图 ,已成为市场上实际的需求 .提出的基于约束图的压缩算法 ,是面向全芯片压缩的二维压缩算法 .它采用层次式压缩策略 ,“落叶池”等新的数据结构 ,在压缩过程中放松模块间的连线 ,具有自动加入拐弯的功能 .从两个例子的压缩结果 。 Due to the unbalance between the development of EDA system and IC process technique,the layout reuse technique is demanded on the market.The existing layout should be compacted to fit for the new process technique. An efficient 2\|D compaction algorithm is proposed,which is based on the constraint graph expression of the figures on layout and newly designed rules.In order to do compaction on the chip level, a hierarchical strategy and the ‘fall leaves pool’ data structure are used,regarding the interconnections as soft lines it also can add to jogs automatically.From the test cases it is shown that this compaction algorithm is practical and effective.
出处 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2000年第8期822-826,共5页 半导体学报(英文版)
关键词 压缩算法 VLSI 版图复用 集成电路 compaction algorithm VLSI layout reuse
  • 相关文献

参考文献2

  • 1Liao Y Z,IEEE Trans CAD,1983年,2卷,2期,62页 被引量:1
  • 2Schlag M,Integration,1983年,1卷,2/3期,179页 被引量:1

同被引文献5

引证文献1

二级引证文献1

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部