摘要
分析了两种常用硬件描述语言 Verilog和 VHDL的语言特征 ,找出它们之间内在的对应关系 ,并阐述了由 VHDL向 Verilog语言翻译的实现方法。
An analysis is made for the characteristics of the hardware languages VHDL and Verilog languages, and the relations between them are found; the method of the translation from VHDL to Verilog is given. The hardware designing is used.
出处
《西北大学学报（自然科学版）》
CAS
CSCD
北大核心
2000年第1期15-19,共5页
Journal of Northwest University（Natural Science Edition）
基金
国家自然科学基金资助项目!(69473017)
