期刊文献+

高速时钟与数据恢复电路技术研究 被引量:7

Study on high speed clock and data recovery circuit techniques
下载PDF
导出
摘要 本文根据数据恢复时,本地时钟与输入数据之间的相位关系及其实现方式的不同,将高速时钟与数据恢复(CDR,Clock and Data Recovery)电路技术分为三类,也即前馈相位跟踪型,反馈相位跟踪型,以及盲过采样型。进而又分别对每一类型进行了细分并分别进行了深入的剖析和比较。最后又给出了不同应用环境下,CDR技术的选择策略,并指出了CDR技术的发展趋势。本文通过对高速CDR技术详尽而又深刻的分析比较,勾勒出了一个高速CDR技术的关系及发展演化图,使读者能够对现存的高速CDR技术及其发展趋势有一个前面而又清晰的认识。 According to the difference of the phase relationship and stage of data recovery, the clock and data recovery (CDR) circuit implementation between local clocks and input data at the techniques are classified into three types: a feed-forward phase tracking type, a feedback phase tracking type, and a blind oversampling type. And then, each type is subclassified, analyzed and compared detailed and deeply. Finally, the CDR choice strategies are given under different environments, and the development trends of high-speed CDR techniques are also proposed. By thorough analysis and comparison, the technique relationship and evolvement of high-speed CDRs are outlined, which will help readers with a complete and clear insight into the existing high-speed CDR techniques and their development trends.
出处 《电路与系统学报》 CSCD 北大核心 2012年第3期60-65,共6页 Journal of Circuits and Systems
基金 863计划项目(2007AA01Z2a5) 国家自然科学基金项目(61076073 60806027) 高等学校博士学科点专项科研基金项目(20090092120012) 江苏省教育厅自然科学基金项目(09KJB510010 10KJB510015) 电子薄膜与集成器件国家重点实验室开放基金项目(KFJJ201011) 南京邮电大学引进人才科研启动基金项目(NY211016 NY210075)
关键词 时钟与数据恢复 前馈相位跟踪型 反馈相位跟踪型 盲过采样 锁相环 clock and data recovery feed-forward phase tracking type feedback phase tracking type blind oversampling type phase-locked loop
  • 相关文献

参考文献16

  • 1Wang Z G. MultiGbits/s data regeneration and clock recovery IC design [J]. Annals of Telecommunications, 1993, 3 (48): 132-142. 被引量:1
  • 2Uzunoglu V, White M. The synchronous oscillator: a synchronization and tracking network [J]. IEEE Journal of Solid-Circuits, 1985, SC-20(6): 1214-1226. 被引量:1
  • 3Kobayashi S, Hashimoto M. A multirate burst-mode CDR circuit with bit-rate discrimination function from 52 to 1244 Mb/s [J]. IEEE Photon. Technol. Lett., 2001, 13(11): 1221-1223. 被引量:1
  • 4Nogawa M, Nishimura K, Nishimura S. A 10 Gb/s burst mode CDR IC in 0.13μm [A]. IEEE ISSCC Dig. Teeh. Papers [C], 2005-05. 228-229. 被引量:1
  • 5Larsson P. A 2-1600-MHz CMOS clock recovery PLL with low-Vdd capability [J]. IEEE Journal of Solid-State Circuits, 1999, 34(12): 1951-1999. 被引量:1
  • 6Sidiropoulos S, Horowitz M A. A semidigital dual delay-locked loop [J]. IEEE Journal of Solid-State Circuits, 1997, 32(11): 1683-1692. 被引量:1
  • 7Mailard X, Devisch F, Kuijk M. A 900-Mb/s CMOS data recovery DLL using half-frequency clock [J]. IEEE Journal of Solid-State Circuits, 2002, 37(6): 711-715. 被引量:1
  • 8Suzuki N, Nakura K, Kozaki S, et al. A 82.5-G Sample/s (10.3125-GHz x 8 phase-shifted clocks) sampling IC for 10G-EPON burst-mode CDR [A]. IEEE ECOC'09 35th European Conference [C]. 2009-09.20-24. 被引量:1
  • 9Kreienkamp R, Langmann U, Zimmermann C, et al. A 10-Gb/s CMOS clock and data recovery circuit with an analog phase interpolator [J]. IEEE Journal of Solid-State Circuits, 2005, 40(3): 736-743. 被引量:1
  • 10仇应华..光纤传输系统用超高速时钟恢复集成电路研究[D].东南大学,2006:

同被引文献40

引证文献7

二级引证文献5

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部