期刊文献+

数字锁相环相位噪声分析及仿真研究 被引量:1

下载PDF
导出
摘要 数字锁相环作为广泛应用的一种频率合成技术,其相位噪声是关键的技术指标。本文对频率源相位噪声的原理进行了扼要阐述,然后从数字锁相环的相位噪声分析模型出发,讨论了环路带宽内和环路带宽外各部件对输出相位噪声的影响。以数字鉴相器ADF4110设计的锁相环为例,利用ADS软件进行电路仿真,进一步验证了分析结果,为数字锁相环的设计,提高相位噪声性能提供了参考依据。
出处 《电气应用》 北大核心 2012年第8期74-76,共3页 Electrotechnical Application
  • 相关文献

参考文献1

二级参考文献5

  • 1[1]Krieger A W,Salmon J C.Phase-locked loop synchronization with gated control[C].IEEE Conference on Electrical and Computer Engineering,Canada,2005:523-526. 被引量:1
  • 2[2]Mahmoud Fawzy Wagdy,Srishti Vaishnava.A fast-locking digital phase-locked loop[C].Proceedings of the Third International Conference on Information Technology,2006:742-746. 被引量:1
  • 3[3]Fausto Cómez Agis,Cédric Ware,Didier Erasme,Raimund Ricken,Viktor Quiring,Wolfgang Sohler.10 GHz clock recovery using an optoelectronic phase-lecked loop based on threewave mixing in periodically poled lithium niobate[J]].IEEE Photonics Technology Letters,2006,18(13):1460-1462. 被引量:1
  • 4[5]Brennan P V.Phase-Locked Loop:Principles and Practice[M].Macmillan Press LTD,1996. 被引量:1
  • 5[6]Qualcomm.Q3236,2.0 GHz low power PLL frequency synthesizer[K].Technical Data Sheet,February 1996. 被引量:1

共引文献3

同被引文献4

引证文献1

二级引证文献2

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部