期刊文献+

千万门级芯片设计中calibre的应用 被引量:1

Using Calibre in Design of Ten-million-gates Chip
下载PDF
导出
摘要 随着集成电路不断发展,集成电路规模逐渐增大,百万、千万门级的集成电路越来越常见。在这些大规模的设计中,如何保证版图和逻辑设计的一致性成为必须要解决的问题。利用业界先进的物理验证软件calibre可以保证设计的正确实现。 Develop continuously along with the circuit is increasing, the integrated circuit of million more familiar. In these large - scale designs, how to integrated circuit process, the scale of the integrated -gates, ten- million- gates class become more and guarantee that the consistency of the layout and the logic design becomes the problem that must resolve. This paper inquiries in to make use of advanced phys- ical verification software of the industry, calibre to guarantee correct implementation of design.
出处 《微处理机》 2011年第5期8-9,14,共3页 Microprocessors
关键词 设计规则检查 物理验证 层次化 Design Rule Check Physical Verification Hierarchical
  • 相关文献

参考文献5

  • 1R Jocob Baker. CMOS Circuit Design, Layout, and Simulation[ M]. 北京:机械工业出版社,2003. 被引量:1
  • 2Hennessy J L, Patterson D A. Computer Architecture - A Quantitative Approach ( 3th cd ) [ M ]. Beijing, China : China Machine Press ,2002. 被引量:1
  • 3张建人编著..MOS集成电路分析与设计基础[M].北京:电子工业出版社,1987:553.
  • 4RabaeyJ.数字集成电路设计透视[M].北京:清华大学出版社,1998. 被引量:1
  • 5张开华编..半导体集成电路[M].南京:东南大学出版社,1995:303.

同被引文献1

引证文献1

二级引证文献1

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部