具有三级缓存的PCI Master总线接口的VLSI设计被引量：2

下载PDF

导出

摘要文章讨论主ＰＣＩ（ＰＣＩ－Ｍａｓｔｅｒ）接口电路的ＶＬＳＩ设计方法，文章从总体设计思路，接口内侧（用户侧）通讯协议的制定和状态机等各个角度对主ＰＣＩ接口的设计方法作了较为全面的介绍，并以三级缓存的为例介绍了一个完整的底层ＶｅｒｉｌｏｇＨＤＬ设计。

作者胡永华王锐

出处《微电子学与计算机》 CSCD 北大核心 1999年第B11期69-77,共9页 Microelectronics & Computer

关键词 PCI总线接口电路总线接口 VLSI 设计

同被引文献27

1刘明业,张东晓,许庆平.VHDL高级综合系统设计中某些关键问题的技术决策[J].计算机学报,1997,20(6):501-509. 被引量：13
2杨之廉,申明.超大规模集成电路设计方法学导论(第二版).清华大学出版社,1999:1-12. 被引量：1
3SE Reference. Cadence Design System Inv. 1998. 被引量：1
4PC Reference. Synopsys Design System Inv. 1998. 被引量：1
5GAO Ming-lun, HU Yong-hua, Li Li, et al. VLSI Design for IIC Interface of Intelligent Instruments. 1st International Symposium on Instrumentation Science and technology.Luoyang, China. China Metrology Press. 1999: 453～458. 被引量：1
6孔天明,洪先龙,乔长阁.VEAP:基于全局优化的有效VLSI布局算法[J].Journal of Semiconductors,1997,18(9):692-700. 被引量：5
7颜宗福,刘明业.高级综合中基于知识的RTL映射方法的研究[J].计算机研究与发展,1997,34(3):194-199. 被引量：3
8李贵山,康继昌.PCI总线扩展板的设计[J].计算机研究与发展,1997,34(10):721-725. 被引量：9
9孔天明,洪先龙,乔长阁.功耗和时延双重驱动的VLSI布局算法[J].Journal of Semiconductors,1998,19(1):54-60. 被引量：5
10高明伦,丁歧鹃.PCI总线接口的的VLSI设计[J].微电子学与计算机,1999,16(B11):5-13. 被引量：2

1高明伦,丁歧鹃.PCI总线接口的的VLSI设计[J].微电子学与计算机,1999,16(B11):5-13. 被引量：2
2Justin Delva,Ben Chan,Shay Seng Lundgren.HDL设计和验证与System Generator相结合[J].中国电子商情,2008(8):65-66.
3Altera在DSP Builder开发工具5.1版中实现新的仿真功能[J].电子与电脑,2005(12):43-43.
4岳振,顾海峰,李范鸣.基于Verilog HDL的一种绝对值编码器实时读出算法[J].微型机与应用,2013,32(3):29-31. 被引量：2
5庞琳琳,蔡冬玲,冯刚.基于Verilog HDL的微处理器ALU运算流水线设计[J].数字技术与应用,2014,32(4):159-160.
6王甫莉,陈健,郭晋亮.3-DES IP核的VerilogHDL设计[J].电子技术应用,2007,33(1):133-135. 被引量：5
7范健民,郑学仁,陈玲晶,邓婉玲,陈国辉.基于Verilog HDL的全功能UART IP核的设计与实现[J].中国集成电路,2005(1):50-53. 被引量：2
8高明伦,胡永华.ⅡC总线接口及PCI—ⅡC桥的VLSI的设计[J].微电子学与计算机,1999,16(B11):26-38. 被引量：3
9薛勃,周玉洁.AES处理器S盒设计方案比较[J].信息安全与通信保密,2007,29(9):132-133.
10夏宇闻.片上系统设计与EDA[J].单片机与嵌入式系统应用,2001,1(4):5-7. 被引量：1

微电子学与计算机

1999年第B11期

内容加载中请稍等...