期刊文献+

循环冗余校验码并行算法的FPGA实现 被引量:2

下载PDF
导出
摘要 通过对CRC(循环冗余校验)码本身特点的观察与分析,推导出并行算法的逻辑关系,并利用VHDL语言设计一个CRC(24,8)码编码器,在QuartusⅡ平台下给出了该编码器的仿真结果,仿真结果表明与串行算法相比并行算法提高了校验速率。
出处 《广东通信技术》 2008年第2期57-59,63,共4页 Guangdong Communication Technology
关键词 CRC 并行 VHDL
  • 相关文献

参考文献3

二级参考文献8

共引文献52

同被引文献9

引证文献2

二级引证文献6

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部