摘要
提出了一种帧内预测电路的实现方法,在舍弃了平面预测模式情况下,通过多路选择器选择不同加法路径,和大量共用加法器,以较小代价实现了帧内预测所有剩余的预测模式。在基于SMIC CMOS0.18μm最坏工艺条件下,电路规模仅为4000门,关键路径延迟为5.7ns。
An intra prediction circuit in H.264/AVC is implemented. By choosing variable circuit path and reusing adders, the authors implement all the prediction modes except plane prediction mode with low cost. Synthesized by SMIC 0.18 μm CMOS technology, the total gates is about 4000, the critical path delay is 5.7 ns.
出处
《北京大学学报（自然科学版）》
EI
CAS
CSCD
北大核心
2008年第1期44-48,共5页
Acta Scientiarum Naturalium Universitatis Pekinensis
基金
国家自然科学基金资助项目(90207018,60576030)
