期刊文献+

并行CRC-32校验码生成算法研究及其实现 被引量:7

下载PDF
导出
摘要 在分析串行结构CRC生成算法的基础上,提出了一种高效的8bit并行CRC-32校验码生成算法。利用该算法在特定FPGA芯片上实现了任意字节的CRC-32校验码的生成模块,该模块仅占用93个逻辑单元,最高数据吞吐量可达2400Mbps。
出处 《电子技术应用》 北大核心 2007年第5期121-123,共3页 Application of Electronic Technique
  • 相关文献

参考文献4

  • 1王新梅,肖国镇编著..纠错码 原理与方法 修订版[M].西安:西安电子科技大学出版社,1991:534.
  • 2Cunningham D G,Lane W G.千兆以太网[M].北京:清华大学出版社,2000. 被引量:2
  • 3NG S L, DEWAR B. Parallel realization of ATM cell header CRC[J]. Communications, 1996,(19):257-263. 被引量:1
  • 4朱荣华.一种CRC并行计算原理及实现方法.电子学报,1999,27(4):143-145. 被引量:28

共引文献28

同被引文献39

引证文献7

二级引证文献12

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部