期刊文献+

智能高速频率计设计

Design of intelligent high-speed cymometer
下载PDF
导出
摘要 论述了一种频率测量范围为1 Hz-4 GHz高分辨率频率计的设计方法。智能高速频率计数器分成两个通道,利用ECL逻辑电平高速芯片和CPLD共同完成对高频信号的整形和计数,采用单片机进行智能控制和显示,具有多时基档位转换、频率测量、周期测量、自动校准、外部计数等多种功能。 The design process of a 1Hz- 4GHz frequency measuring range and high resolution cymometer is discussed. Two chanels is designed for the intelligent high-speed cymometer use, high-speed chips with ECL logic level and counter based on CPLD are used to regulate the higher frequency input signal and enumerate the frequency, and AT89C51 Microcontroller is used to intelligently control and display opration, varied functions are designed : varied time gate, frequency measurement, period measurement, self-calibration ,external counter ,etc.
机构地区 河北经贸大学
出处 《河北省科学院学报》 CAS 2006年第2期45-48,共4页 Journal of The Hebei Academy of Sciences
关键词 频率计 ECL电平 高速芯片 CPLD 单片机 Cymometer ECL level High speed chip CPLD Single chip processor
  • 相关文献

参考文献3

  • 1张乃国编著..电子测量技术[M].北京:人民邮电出版社,1985:308.
  • 2褚振勇,齐亮,田红心,高楷娟编著..FPGA设计及应用[M].西安:西安电子科技大学出版社,2002:450.
  • 3胡汉才编著..单片机原理及其接口技术 第2版[M].北京:清华大学出版社,2004:454.

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部