期刊文献+

一种相位开关型分频器电路的噪声分析 被引量:1

Noise Analysis for a Phase Switching Frequency Divider
下载PDF
导出
摘要 介绍了一种相位开关型分频器电路的噪声分析方法。这种方法基于频率综合器的频域模型,能比较准确地预测分频器的相位噪声和它对整个频率综合器相位噪声的影响。分频器电路采用0.18μm CM O S工艺设计,用于W CDM A通讯系统中。在分析过程中,针对此电路的相位开关结构,提出了一些改进其噪声性能的方法。最后用仿真结果进行分析验证,仿真结果和理论相符合。 This paper describes a noise analysis method for a phase switching frequency divider. Based on the frequency-domain model of synthesizer, the method can accurately predict the phase noise of the divider and its influence to the phase noise of synthesizer. The frequency divider implemented in a 0.18 μm CMOS process is used in WCDMA system. During the analysis, several methods for improving noise performance are derived to the architecture of phase switching. At last, simulation result is derived to verify the analysis result and they match well.
出处 《固体电子学研究与进展》 CAS CSCD 北大核心 2006年第2期183-187,共5页 Research & Progress of SSE
关键词 分数N频率综合器 预分频器 相位噪声 相位开关 fractional-N frequency synthesizer prescaler phase noise phase switching
  • 相关文献

参考文献6

  • 1Roberts Neil.Phase noise and jitter[J/OL].EE Design,2000:1-9 被引量:1
  • 2Ken Kundert.Predicting the phase noise and jitter of PLL-based frequency synthesizers[J/OL].http://www.designers-guide.eom/Analysis/PLLnoise +jitter.pdf,2003:5-21 被引量:1
  • 3Perrott Michael H,Trott Mitchell D.A modeling approach for Σ-△ fractional-N frequency synthesizers allowing straightforward noise analysis[J].IEEE J Solid-State Circuits,2002 ; 37(8):1 032-1 035 被引量:1
  • 4Krishnapura Nagendra,Kinget Peter R.A 5.3-GHz programmable divider for HiperLAN in 0.25-μm CMOS[J].IEEE J Solid-State Circuits,2000; 35 (7):1 019-1020 被引量:1
  • 5Bran De Muer,Michiel Steyaert.CMOS Fractional-N Synthesizers[M].Boston:Kluwer Acadmic Publishers,2003:61-63 被引量:1
  • 6Park Chan-Hong,Kim Beomsup.A 1.8-GHz self-calibrated phase-locked loop with precise I/Q matching[J].IEEE J Solid-State Circuits,2001 ; 36 (5):778-779 被引量:1

同被引文献3

引证文献1

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部