FPGA集成高速I／O，SERDES，结构化的ASIC模块

下载PDF

导出

摘要 LatriceSC系列FPGA集成了支持3．4Gb／s数据率的高信道数的SERDES模块、提供2Gb／s速度的PURESPEED并行I／O．PLL和DLL时钟、以500MHz频率工作的FPGA逻辑、密集的RAM块以及针对成本优化的嵌入式结构化ASIC模块的掩膜式阵列。

出处《今日电子》 2006年第3期100-100,共1页 Electronic Products

关键词 SERDES 并行I/O FPGA IC模块成本优化嵌入式结构

1英特尔以硅光子试制光纤接口实现50Gbit／s的数据传输速度[J].机电工程技术,2010(8):8-8.
2陈国华.无线电发射/接收IC模块应用综述(续一)[J].国外电子元器件,1997(1):34-43. 被引量：1
3陈国华.无线电发射/接收IC模块应用综述(续二)[J].国外电子元器件,1997(2):36-47. 被引量：3
4RonHartmayer.集成光学／IC模块——将系统级芯片提高到新水平[J].世界产品与技术,2002(7):45-46.
5FPGA集成高速I/O、SERDES和结构化ASIC[J].电子设计技术 EDN CHINA,2006,13(4):24-24.
6Tom Chambers.多功能功率管理IC模块的测试[J].集成电路应用,2009(11):41-43.
7赖敏海.手机各类故障的维修思路[J].家电检修技术（办公版）,2006(5):23-24.
8于维佳,何毅波,秦臻.数字集成电路FPGA验证的若干研究[J].电子技术与软件工程,2016(1):133-133. 被引量：1
9韦江维,廖义奎,农建波,班世炳,李映超.TMS320VC5402 DSP的并行I/O引导装载方法研究[J].电子技术应用,2000,26(8):42-44. 被引量：6
10章旌红,何剑春,陶东娅.ASIC设计流程中的典型问题研究[J].中国科技信息,2008(22):13-13.

今日电子

2006年第3期

浏览历史

内容加载中请稍等...