摘要
分析了一种16位高速DSP中增强型同步串口的帧格式及其接口和功能;详细讨论了同步串口的系统级和行为级的设计过程。利用Verilog,设计出同步串口的电路;并通过计算机仿真和实验,证明了设计的正确性。
Frame format, interface and functions of an enhanced synchronous serial port for high-speed 16-bit digital signal process （DSP） are analyzed. System-level and behavior level design of the synchronous serial port are discussed in detail. Using Verilog, a synchronous serial port circuit is designed, which has been validated by computer simulation and experiment.
出处
《微电子学》
CAS
CSCD
北大核心
2006年第1期94-96,100,共4页
Microelectronics
基金
电子元器件可靠性物理及其应用技术国防科技重点实验室基金资助项目(51433020105DZ6801)
关键词
数字信号处理器
同步串口
帧同步
VERILOG
行为级
Digital signal processor
Synchronous serial port
Frame synchronization
Verilog
Behavior level
