摘要
电路的在线进化设计是通过演化的方式实现电路的功能,可视为进化算法与可编程逻辑器件的结合;针对制约进化设计能力的主要“瓶颈”一染色体过长导致进化设计受限,文中一方面结合FPGA中的逻辑资源,采用基于LUT(查找表)逻辑功能与连线的分段编码方案,降低染色体长度,另一方面,采用了改进了的进化策略(ES),以克服算法的早熟并加快收敛速度;文中以两位乘法器电路的在线进化作为实例,给出了具体的实现方法。
Evolutionary design of digital electronic circuits is achieved by combining the evolutionary algorithms and the programmable logic device. A long string of chromosome limits the evolution of digital circuits. To diminish this limitation, the coding method based on the functions of LUTs （Look-up table） and the connection between them is adopted to decrease the length of chromosome on the one hand; and the traditional evolutionary strategy （ES） is improved to speed up the evolution process on the other hand. Test result of a two-bit multiplier has shown that this method is useful. By applying the proposed ,scheme. it is possible to evolve digital circuits larger than those evolved earlier.
出处
《计算机测量与控制》
CSCD
2005年第10期1127-1128,1139,共3页
Computer Measurement &Control
基金
国家自然科学基金资助项目(60374008)南京航空航天大学科研创新基金项目(S0271-033)。
关键词
进化硬件
进化算法
可编程逻辑器件
在线进化
evolvable hardware
evolutionary algorithms
programmable logic device
on-line evolution
