摘要
介绍了一种采用N先于M环路滤波器的全数字锁相环的设计实现。这种全数字锁相环采用了N先于M环路滤波器,可以达到滤除噪声干扰的目的。文中讲述了这种全数字锁相环的结构和工作原理,提出了各单元电路的设计和实现方法,并给出了关键部件的VHDL代码,最后用FPGA予以实现。
The paper introduces the design and realization of a kind of DPLL using a N before M loop filter. This kind of DPLL, may filter out the noise jamming the goal by applying the N before M loop filter. In the essay we discribe the structure and principle of this kind of DPLL, propose the design and realization of the various unit circuits and present the VHDI. codes of the key components. At last we realize it using FPGA.
出处
《光电子技术》
CAS
2005年第3期141-145,149,共6页
Optoelectronic Technology
基金
天津市自然科学基金项目(033600711)
天津市科委攻关项目(033187011)
