期刊文献+

基于FPGA的并行可变长解码器的实现 被引量:2

Design and implementation of a parallel VLD using FPGA
下载PDF
导出
摘要 介绍了一种采用并行方式构建的多符号可变长码解码器。该解码器通过增加结构的复杂性和对硬件资源的占用,换取可变长码解码的高吞吐量。这种结构突破了可变长码码字之间的前向依赖性,可并行侦测出Buffer中的所有可能的码字。采用FPGA实现了这种结构。
作者 蒋勇 罗玉平
出处 《电子技术应用》 北大核心 2005年第9期63-65,共3页 Application of Electronic Technique
  • 相关文献

参考文献7

  • 1Hashemian R. Design and Hardware Implementation of a Memory Efficient Huffman Decoding. IEEE Consumer Elec.,1994;40(3):345 -352. 被引量:1
  • 2S M Lei and M T Sun. An Entropy Coding System for Digital HDTV Applications. IEEE Trans. Circuits Syst. Video Technol., 1991 ;(3): 147- 155. 被引量:1
  • 3S B Choi and M H Lee. High speed pattern matching for a fast Huffman decoder. IEEE Trans. Consurmer Electron, 1995 ; 41 (2) : 97 - 103. 被引量:1
  • 4M K Rudberd and L Wanhammar. New Approaches to High Speed Huffman Decoding. IEEE Int. Symp.Circuits Syst., 1996;2(5): 149- 152. 被引量:1
  • 5Nikara, Vassiliadis. Takala, Sima, Liuha. Parallel Multiple-Symbol Variable-Length Decoding. Computer Design: VLSI in Computers and Processors, 2002:126-131. 被引量:1
  • 6黎文,李蜀雄,朱维乐.采用多级查找表的定/变长解码引擎[J].信号处理,2000,16(B12):1-7. 被引量:2
  • 7Spartan-IIE Data Sheet. Xilinx, 2003. 被引量:1

共引文献1

同被引文献5

引证文献2

二级引证文献8

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部