摘要
本文介绍了时序电路（时序机）功能验证的基本概念和发展，分析了验证中存在的问题以及冗余故障的性质．提出基于ＳＴＧ的功能验证方法。最后，提出了采用动态任务调度策略的并行验证技术以解决状态遍历问题。
This paper introduces the verification concept anddevelopment of sequential circuits (machines ). Afteranalysing the redundance and redundant fault,the author presents the functional verification method based on the state transition graph. Finally, parallel vert flea non technique for STG traverse which use dynamic task schedule is described.
出处
《微电子学与计算机》
CSCD
北大核心
1994年第3期10-13,共4页
Microelectronics & Computer
关键词
数字电路
时序电路
验证
Verification, Redundance, Fault,State -transition-graph, Binary decision diagram
