期刊文献+

基于PCI9056的PCI总线设计

Design of PCI-Bus based PCI9056
下载PDF
导出
摘要 PCI 总线由主桥管理整个总线。若 PCI9056 设为主桥,寄存器初始化可由在其局部总线一侧的 CPU 进行,也可由存入 EEPROM 的内部参数自动装入。若 PCI9056 作为适配器,内部寄存器可由初始化过的主桥通过 PCI 配置周期设置,也可由 EEPROM 在加电时自动载入系统程序加电初始化设置。当中央资源作主设备访问 PCI 设备,应初始化Slave,设置 PCI 桥寄存器。 PCI bus is controlled with host bridge, if PCI9056 is configured as host bridge, register is initialed by local CPU, and also is loaded parameters from EEPROM. If PCI9056 is configured as adaptor, its internal register is initialed by PCI configuration cycle, also system program is automatically loaded from EEPROM on powered up to initialize internal register. When center resource was used as main equipment to access PCI device, Slave is initialized, and set PCI configuration register.
作者 刘东
出处 《兵工自动化》 2005年第1期37-38,41,共3页 Ordnance Industry Automation
关键词 PCI总线 主桥 适配器 寄存器 主设备 PCI bus Host bridge Adaptor Register Main equipment
  • 相关文献

参考文献5

  • 1http://www.pcisig.com. PCI Local Bus Specification Revision 2.2 [DB/OL]. 1998-12-18. 被引量:1
  • 2PLX Technology Inc.. PCI 9056 Data Book Version 1.0 [Z]. PLX Technology Inc., 2003. 被引量:1
  • 3Fairchild Semiconductor International. FM93C56 Serial CMOS EEPROM [Z]. Fairchild Semiconductor International, 2000. 被引量:1
  • 4Integrated Device Technology Inc.. IDT74FCT3807 1-To -10 Clock Driver [Z]. Integrated Device Technology Inc, 1998. 被引量:1
  • 5李贵山, 陈金鹏..PCI局部总线及其应用[M],2003.

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部