期刊文献⁺

任意字段

题名或关键词

题名

关键词

文摘

作者

第一作者

机构

刊名

分类号

参考文献

作者简介

基金资助

栏目信息

一位十进制数的2421码加法器的设计

下载PDF

导出

摘要本文介绍了十进制 2 42 1码加法器设计方法 ,本方法节省了十—二转换时间。

作者贾成伟

机构地区哈尔滨师范大学阿城学院计算机与信息技术系

出处《黑龙江农垦师专学报》 2003年第2期73-75,共3页 Journal of Heilongjiang Nongken Normal College

关键词十进制 2421码加法器修正函数修正值

分类号 TP332.21 [自动化与计算机技术—计算机系统结构]

引文网络
相关文献

1黄家贞.Delphi中二、十进制数间的转换[J].电脑界（应用文萃）,2001(7):68-68.
2李培国.修正值与修正因子[J].计量技术,2010(4):69-69. 被引量：4
3李明揆.改进型进位增长加法器设计[J].科技信息,2010(35).
4黄春平.基于FPGA的8位加法器原理图和文本设计法[J].科技资讯,2007,5(31). 被引量：1
5程伟.用普通计算器将十进制数转换成二进制数[J].仪器与未来,1992(3):10-10.
6尹周水,叶晋达.一种缩短A/D转换时间的方法[J].微电子学与计算机,1990,7(7):30-32.
7吴训威,金瓯.双进位五输入加法器及其应用[J].电子学报,1994,22(11):84-86.
8宫晓飞,伏云昌.流水线技术在FPGA设计中的应用研究[J].内江科技,2008,29(4):13-13.
9匡青.基于卷积神经网络的商品图像分类研究[J].软件导刊,2017,16(2):178-182. 被引量：6
10陈伟华.加法器的逻辑网络及其优化[J].广东第二师范学院学报,1999,30(3):50-54.

黑龙江农垦师专学报

2003年第2期

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...

;

使用帮助返回顶部