期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息

基本树空间响应压缩器的优化设计

Optimizing Design of Elementary Tree Space Compactor
下载PDF
导出
摘要 传统的基本树空间压缩器是一种零混叠的空间压缩器结构,其中AND,OR,NAND和NOR被用来压缩被测电路的输出端.但是,由于在传统的基本树空间压缩器中没使用XOR结构,这将导致压缩率在某些条件下恶化.为了提高传统的基本树空间压缩器的压缩率,提出了一种改进的基本树空间压缩器结构.改进的基本树空间压缩器将引入XOR门来提高基本树空间压缩器的压缩率,除此之外,还提出了一种简单的基于故障仿真的综合算法来设计改进的基本树空间压缩器结构.针对ISCAS89实验电路的实验结果表明,改进的基本树空间压缩器结构需要更少的硬件开销,能够获得更高的压缩效率. 传统的基本树空间压缩器是一种零混叠的空间压缩器结构,其中AND,OR,NAND和NOR被用来压缩被测电路的输出端.但是,由于在传统的基本树空间压缩器中没使用XOR结构,这将导致压缩率在某些条件下恶化.为了提高传统的基本树空间压缩器的压缩率,提出了一种改进的基本树空间压缩器结构.改进的基本树空间压缩器将引入XOR门来提高基本树空间压缩器的压缩率,除此之外,还提出了一种简单的基于故障仿真的综合算法来设计改进的基本树空间压缩器结构.针对ISCAS89实验电路的实验结果表明,改进的基本树空间压缩器结构需要更少的硬件开销,能够获得更高的压缩效率.
作者 马健欣 周彬 吴新春
机构地区 黑龙江大学电子工程学院 哈尔滨工业大学微电子中心
出处 《计算机研究与发展》 EI CSCD 北大核心 2010年第S1期10-14,共5页 Journal of Computer Research and Development
关键词 空间压缩器 零混叠 基本树空间压缩器 space compactor zero aliasing elementary tree space compactor
分类号 TP3 [自动化与计算机技术—计算机科学与技术]
  • 相关文献

参考文献11

  • 1李兆麟,曾毅,叶以正,毛志刚.利用奇偶树实现测试响应压缩[J].微电子学,2000,30(5):326-330. 被引量：2
  • 2Savir J.Reducing the MISR size. IEEE Transactions on Communications . 1996 被引量：1
  • 3Han Y H,Xu Y J,Li H W,et al.Test resource partitioning based on efficient response compaction for test time and tester channels reduction. Proc of IEEE Asian Test Symposium . 2003 被引量：1
  • 4Krishnendu Chakrabarty and John P Hayes.Test Response Compaction Using Multiplexed Parity Trees. IEEE Transcations on Computer Aided Design of Integrated Circuits and Systems . 1996 被引量：1
  • 5K. K. Saluja,M. Karpovsky.Testing computer hardware through data compression in space and time. Proceedings of IEEE International Test Conference . 1983 被引量：1
  • 6Mitra S,Kim K.X-MAX: X-tolerant architecture for maximal test compression. Proc of Int’1 Conf. computer Design . 2003 被引量：1
  • 7S Mitra,KS Kim.X-Compact: an efficient response compaction technique. IEEE Trans Computer-Aided Design Integr Circuits Syst . 2004 被引量：1
  • 8J. H. Patel,S. S. Lumetta,S. M. Reddy.Application of Saluja-Karpo vsky Compactors to Test Responses With Many Unkowns. Pro-ceedings of IEEE VLSI Test Symposium . 2003 被引量：1
  • 9Pouya B,Touba N A.Synthesis of Zero-Aliasing Elementary-Tree Space Compactors. Proc of VTS . 1998 被引量：1
  • 10Lee H K,,Ha D S.An efficient parallel fault simulator. Proceedings of IEEE Design Automation Conference . 1992 被引量：1

二级参考文献5

  • 1[1] Chakrabarty K， Hayes J P. Test response compaction using multiplexed parity trees[J]. IEEE Trans Comp Aid Des Integ Circ Syst ， 1996； 15（11）: 1399 ～1408. 被引量：1
  • 2[2] Savir J. Reducing the MISR size[J]. IEEE Trans Com p， 1996； 45（8）: 930 ～938. 被引量：1
  • 3[3] Akers S B. A parity bit signature for exhaustive test ing[J].IEEE Trans Comp Aid Des， 1988；7（3）:333 ～338.[ ZK）〗 被引量：1
  • 4[4] Goessel M， Sogomonyan E S. A parity-preserving mul ti-input signature analyzer and its application for concurrent checking and BIS T[J].J Electro Testing: Theory and Applications， 1996； 8（2）: 165 ～177. 被引量：1
  • 5[5] David R. Signature analysis for multiple-output circ uits[J].IEEE Trans Computer， 1986； 35（9）:830 ～837. 被引量：1

共引文献1

计算机研究与发展
2010年 第S1期

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部