期刊导航
期刊开放获取
cqvip
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
1
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式:
文摘
详细
列表
相关度排序
被引量排序
时效性排序
DDR SDRAM控制器数据通道的设计与实现
被引量:
2
1
作者
田毅
杨晓强
+1 位作者
杜慧敏
韩俊刚
《微计算机信息》
2009年第17期310-312,共3页
在DDRSDRAM控制器的设计中,数据通道的设计是提高数据传输率的关键。本文按照JESD79E标准,讨论了DDRSDRAM控制器结构,分析了DDRSDRAM的读写过程,给出了控制器的读写时序方程,利用此方程设计出了一种高速数据通道。对设计高速数据通道用...
在DDRSDRAM控制器的设计中,数据通道的设计是提高数据传输率的关键。本文按照JESD79E标准,讨论了DDRSDRAM控制器结构,分析了DDRSDRAM的读写过程,给出了控制器的读写时序方程,利用此方程设计出了一种高速数据通道。对设计高速数据通道用EDA工具进行了综合、仿真。仿真结果显示设计出的电路可以实现参数化配置并具有良好的性能。
展开更多
关键词
数据通道
双倍数据率SDRAM
时序模型
IP
下载PDF
职称材料
题名
DDR SDRAM控制器数据通道的设计与实现
被引量:
2
1
作者
田毅
杨晓强
杜慧敏
韩俊刚
机构
西安
邮电大学
计算机系
出处
《微计算机信息》
2009年第17期310-312,共3页
文摘
在DDRSDRAM控制器的设计中,数据通道的设计是提高数据传输率的关键。本文按照JESD79E标准,讨论了DDRSDRAM控制器结构,分析了DDRSDRAM的读写过程,给出了控制器的读写时序方程,利用此方程设计出了一种高速数据通道。对设计高速数据通道用EDA工具进行了综合、仿真。仿真结果显示设计出的电路可以实现参数化配置并具有良好的性能。
关键词
数据通道
双倍数据率SDRAM
时序模型
IP
Keywords
Data-path
DDR
Timing model
IP
分类号
TP336 [自动化与计算机技术—计算机系统结构]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
DDR SDRAM控制器数据通道的设计与实现
田毅
杨晓强
杜慧敏
韩俊刚
《微计算机信息》
2009
2
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部