期刊导航
期刊开放获取
cqvip
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
1
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
基于部分积优化的高速并行乘法器实现
被引量：
3
1
作者
李康
林钰凯
+2 位作者
马佩军
史江义
梁亮
《微电子学与计算机》
CSCD
北大核心
2011年第1期61-63,68,共4页
提出了部分积产生与压缩单元的改进结构,通过对部分积产生算法进行优化,采用选择器结构来替换传统的与或门,提高了部分积电路的性能,并降低了该模块的面积与功耗.对压缩单元的优化提高了部分积压缩的速度.对16×16并行乘法器综合验...
提出了部分积产生与压缩单元的改进结构,通过对部分积产生算法进行优化,采用选择器结构来替换传统的与或门,提高了部分积电路的性能,并降低了该模块的面积与功耗.对压缩单元的优化提高了部分积压缩的速度.对16×16并行乘法器综合验证表明,改进的乘法器性能提高14.5%,面积减少7.1%,同时功耗下降17.2%.
展开更多
关键词
数字信号处理
乘法器电路
编码
低功耗
下载PDF
职称材料
题名
基于部分积优化的高速并行乘法器实现
被引量：
3
1
作者
李康
林钰凯
马佩军
史江义
梁亮
机构
西安电子科技大学
宽
禁带
半导体
材料
与
器件
国防
重点
实验室
出处
《微电子学与计算机》
CSCD
北大核心
2011年第1期61-63,68,共4页
文摘
提出了部分积产生与压缩单元的改进结构,通过对部分积产生算法进行优化,采用选择器结构来替换传统的与或门,提高了部分积电路的性能,并降低了该模块的面积与功耗.对压缩单元的优化提高了部分积压缩的速度.对16×16并行乘法器综合验证表明,改进的乘法器性能提高14.5%,面积减少7.1%,同时功耗下降17.2%.
关键词
数字信号处理
乘法器电路
编码
低功耗
Keywords
digital signal processing
multiplying circuits
encoding
low-power electronics
分类号
TN47 [电子电信—微电子学与固体电子学]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
基于部分积优化的高速并行乘法器实现
李康
林钰凯
马佩军
史江义
梁亮
《微电子学与计算机》
CSCD
北大核心
2011
3
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
