期刊文献+
共找到5篇文章
< 1 >
每页显示 20 50 100
基于SystemVerilog的SoC系统控制单元的验证
1
作者 戴兆麟 赵启林 +1 位作者 李超 刘璐 《电子设计工程》 2023年第23期100-103,共4页
随着片上系统(System-on-Chip,SoC)成为芯片的主流形式,为协调与控制片上各个IP模块,通常在总线端设有控制单元使系统达到硬件资源配置、面积、功耗的统一,控制单元功能的正确性、完备性变得越来越重要。通过以覆盖率驱动的随机化验证... 随着片上系统(System-on-Chip,SoC)成为芯片的主流形式,为协调与控制片上各个IP模块,通常在总线端设有控制单元使系统达到硬件资源配置、面积、功耗的统一,控制单元功能的正确性、完备性变得越来越重要。通过以覆盖率驱动的随机化验证策略、基于SystemVerilog构建分层次的验证平台,对SoC系统的控制单元完成了高效率、高完备率的功能验证,该控制单元的设计符合预期,同时高度模块化的可移植验证平台对同一通信协议下其他SoC控制模块的验证具有参考意义。 展开更多
关键词 SOC 系统控制单元 数字验证 SYSTEMVERILOG 覆盖率
下载PDF
一种数据存储SoC芯片的静态时序约束设计
2
作者 王涛 赵启林 《单片机与嵌入式系统应用》 2023年第8期8-10,14,共4页
静态时序分析主要依赖于时序模型和时序约束,是数字芯片时序验证的重要方法,其中时序约束是用来描述设计人员对时序的要求,如时钟频率、输入/输出延迟等。正确的时序约束可以缩短芯片设计周期,更快更好地完成静态时序分析。针对一款数... 静态时序分析主要依赖于时序模型和时序约束,是数字芯片时序验证的重要方法,其中时序约束是用来描述设计人员对时序的要求,如时钟频率、输入/输出延迟等。正确的时序约束可以缩短芯片设计周期,更快更好地完成静态时序分析。针对一款数据存储SoC芯片中的多时钟域异步设计要求,以及如何正确处理时序约束存在的问题,提出一种多分组异步时钟的全芯片时序约束,采用虚假路径、多时钟域分组、禁用单个寄存器多时钟分析设置等方法修复和优化设计规则、建立时间和保持时间违例,解决SoC存储芯片静态时序分析中的时序问题,保证所有时序路径正常满足时序逻辑功能要求,完成时序收敛,达到签核标准。 展开更多
关键词 静态时序分析 时序约束 SOC芯片 时序收敛
下载PDF
一种GPU内存控制器的功耗管理设计
3
作者 楚亚菲 《单片机与嵌入式系统应用》 2023年第5期85-87,共3页
随着内存控制器性能的不断提升,其功耗也越来越高,高功耗使得芯片温度升高,影响内存控制器的性能。为了满足内存控制器性能要求,降低功耗,在内存控制器内部进行功耗管理就越来越重要了。介绍了一种应用于图像处理系统的内存控制系统功... 随着内存控制器性能的不断提升,其功耗也越来越高,高功耗使得芯片温度升高,影响内存控制器的性能。为了满足内存控制器性能要求,降低功耗,在内存控制器内部进行功耗管理就越来越重要了。介绍了一种应用于图像处理系统的内存控制系统功耗管理设计,通过使用该功耗管理设计,内存系统功耗明显降低。 展开更多
关键词 内存控制器 GPU 功耗管理 自刷新
下载PDF
基于180nm工艺的SoC芯片设计DRC验证分析
4
作者 王鹏 《电子技术(上海)》 2023年第6期1-3,共3页
阐述一款SoC芯片在180nm工艺中的DRC验证流程和方法,探讨使用后端设计工具Innovus导出GDSII数据时MapFile文件的设置、DummyMetal的添加、GDSII数据的合并,最终通过Calibredrv打开GDSII数据,查看DRC结果,提出修复DRC错误的方法。
关键词 集成电路设计 DRC验证 GDSII DUMMY
原文传递
基于脚本的SoC设计验证流程实现 被引量:2
5
作者 赵启林 《集成电路应用》 2021年第7期10-16,共7页
分析表明,超大规模集成电路设计,尤其是SoC系统级芯片设计,逐步成为当前集成电路设计的主流。SoC(System on Chip)是由多达十几颗甚至几十颗IP,经过系统集成设计而形成复杂的片上系统。基于IP的SoC芯片设计复杂度越来越高,其设计流程主... 分析表明,超大规模集成电路设计,尤其是SoC系统级芯片设计,逐步成为当前集成电路设计的主流。SoC(System on Chip)是由多达十几颗甚至几十颗IP,经过系统集成设计而形成复杂的片上系统。基于IP的SoC芯片设计复杂度越来越高,其设计流程主要分为前端设计(Frontend)和后端设计(Backend)两个环节,每个环节都会涉及大量的电子设计自动(EDA)工具的使用。因此芯片设计团队需要一套完整的集成电路设计流程,提升超大规模集成电路设计效率。本文提出的EEBox是一个由shell、perl等脚本语言编写的一套工具,适用于Linux操作系统,方便移植,可以帮助SoC系统设计验证团队快速构建完整的大规模SoC系统开发平台,具备部署时间短、使用方便的特点。EEBox是一个适用于开发大规模IC系统的完整解决方案,整合并优化了IC系统开发过程中需要的各个组件,包括:简化EDA工具使用、完善IP管理、管理项目数据库版本等工程问题。EEBox适用于ASIC、SoC、FPGA、数模混合芯片、低功耗芯片、物联网芯片、通信芯片、音视频芯片等各类复杂IC系统项目的开发和管理,可以大幅度提高设计和验证工程师团队的开发效率、降低工程师团队之间的沟通成本、减少芯片开发过程的迭代次数、提升项目数据库的管理效率、降低EDA工具的使用难度、避免项目开发过程中低级人为错误。 展开更多
关键词 集成电路设计 SOC IP EDA 设计流程 脚本 EEBox
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部