期刊文献+
共找到123篇文章
< 1 2 7 >
每页显示 20 50 100
TXV Technology:The cornerstone of 3D system-in-packaging 被引量:3
1
作者 ZHAO HeRan CHEN MingXiang +3 位作者 PENG Yang WANG Qing KANG Min CAO LiHua 《Science China(Technological Sciences)》 SCIE EI CAS CSCD 2022年第9期2031-2050,共20页
System-in-packaging(Si P) can realize the integration and miniaturization of electronic devices and it is significant to continue Moore’s law.Through-X-via(TXV) technology is the cornerstone of 3 D-SiP,which enables ... System-in-packaging(Si P) can realize the integration and miniaturization of electronic devices and it is significant to continue Moore’s law.Through-X-via(TXV) technology is the cornerstone of 3 D-SiP,which enables the vertical stacking and electrical interconnection of electronic devices.TXV originated from through-hole(TH) in PCB substrates and evolved in different substrate materials,such as silicon,glass,ceramic,and polymer.This work provides a comprehensive review of four distinguishing TXV technologies(through silicon via(TSV),through glass via(TGV),through ceramic via(TCV),and through mold via(TMV)),including the fabrication mechanisms,processes,and applications.Every TXV technology has unique characteristics and owns particular processes and functions.The process methods,key technologies,application fields,and advantages and disadvantages of each TXV technology were discussed.The cutting-edge through-hole process and development direction were reviewed. 展开更多
关键词 through silicon via(tsv) through ceramic via(TCV) through glass via(TGV) through mold via(TMV) 3D packaging chip stacking interposer
原文传递
Inkjet printing technology for increasing the I/O density of 3D TSV interposers 被引量:3
2
作者 Behnam Khorramdel Jessica Liljeholm +5 位作者 Mika-Matti Laurila Toni Lammi Gustaf Mårtensson Thorbjörn Ebefors Frank Niklaus Matti Mäntysalo 《Microsystems & Nanoengineering》 EI CSCD 2017年第1期349-357,共9页
Interposers with through-silicon vias(TSVs)play a key role in the three-dimensional integration and packaging of integrated circuits and microelectromechanical systems.In the current practice of fabricating interposer... Interposers with through-silicon vias(TSVs)play a key role in the three-dimensional integration and packaging of integrated circuits and microelectromechanical systems.In the current practice of fabricating interposers,solder balls are placed next to the vias;however,this approach requires a large foot print for the input/output(I/O)connections.Therefore,in this study,we investigate the possibility of placing the solder balls directly on top of the vias,thereby enabling a smaller pitch between the solder balls and an increased density of the I/O connections.To reach this goal,inkjet printing(that is,piezo and super inkjet)was used to successfully fill and planarize hollow metal TSVs with a dielectric polymer.The under bump metallization(UBM)pads were also successfully printed with inkjet technology on top of the polymer-filled vias,using either Ag or Au inks.The reliability of the TSV interposers was investigated by a temperature cycling stress test(−40℃ to+125℃).The stress test showed no impact on DC resistance of the TSVs;however,shrinkage and delamination of the polymer was observed,along with some micro-cracks in the UBM pads.For proof of concept,SnAgCu-based solder balls were jetted on the UBM pads. 展开更多
关键词 heterogeneous three-dimensional(3D)integration inkjet printing interposer microelectromechanical system(MEMS) reliability super inkjet(SIJ) through silicon via(tsv)
原文传递
Flip Chip Die-to-Wafer Bonding Review:Gaps to High Volume Manufacturing
3
作者 Mario Di Cino Feng Li 《Semiconductor Science and Information Devices》 2022年第1期8-13,共6页
Flip chip die-to-wafer bonding faces challenges for industry adoption due to a variety of technical gaps or process integration factors that are not fully developed to high volume manufacturing(HVM)maturity.In this pa... Flip chip die-to-wafer bonding faces challenges for industry adoption due to a variety of technical gaps or process integration factors that are not fully developed to high volume manufacturing(HVM)maturity.In this paper,flip-chip and wire bonding are compared,then flip-chip bonding techniques are compared to examine advantages for scaling and speed.Specific recent 3-year trends in flip-chip die-to-wafer bonding are reviewed to address the key gaps and challenges to HVM adoption.Finally,some thoughts on the care needed by the packaging technology for successful HVM introduction are reviewed. 展开更多
关键词 Flip chip Die-to-Wafer(D2W) Chip-to-Wafer(C2W) Chip-scale packaging(CSP) High volume manufacturing(HVM) Known good die(KGD) Through silicon via(tsv) Reliability
下载PDF
Repair the faulty TSVs with the improved FNS-CAC codec
4
作者 Wei Chen Cui Xiaole +2 位作者 Cui Xiaoxin Feng Xu Jin Yufeng 《The Journal of China Universities of Posts and Telecommunications》 EI CSCD 2021年第2期1-13,共13页
Through-silicon via(TSV)is a key enabling technology for the emerging 3-dimension(3 D)integrated circuits(ICs).However,the crosstalk between the neighboring TSVs is one of the important sources of the soft faults.To s... Through-silicon via(TSV)is a key enabling technology for the emerging 3-dimension(3 D)integrated circuits(ICs).However,the crosstalk between the neighboring TSVs is one of the important sources of the soft faults.To suppress the crosstalk,the Fibonacci-numeral-system-based crosstalk avoidance code(FNS-CAC)is an effective scheme.Meanwhile,the self-repair schemes are often used to deal with the hard faults,but the repaired results may change the mapping between signals to TSVs,thus may reduce the crosstalk suppression ability of FNS-CAC.A TSV self-repair technique with an improved FNS-CAC codec is proposed in this work.The codec is designed based on the improved Fibonacci numeral system(FNS)adders,which are adaptive to the health states of TSVs.The proposed self-repair technique is able to suppress the crosstalk and repair the faulty TSVs simultaneously.The simulation and analysis results show that the proposed scheme keeps the crosstalk suppression ability of the original FNS-CAC,and it has higher reparability than the local self-repair schemes,such as the signal-switching-based and the signal-shifting-based counterparts. 展开更多
关键词 through-silicon via(tsv) build-in self-repair(BISR) crosstalk avoidance code(CAC) Fibonacci number
原文传递
Signal and Power Integrity Challenges for High Density System-on-Package
5
作者 Nathan Totorica Feng Li 《Semiconductor Science and Information Devices》 2022年第2期1-9,共9页
As the increasing desire for more compact,portable devices outpaces Moore’s law,innovation in packaging and system design has played a significant role in the continued miniaturization of electronic systems.Integrati... As the increasing desire for more compact,portable devices outpaces Moore’s law,innovation in packaging and system design has played a significant role in the continued miniaturization of electronic systems.Integrating more active and passive components into the package itself,as the case for system-on-package(SoP),has shown very promising results in overall size reduction and increased performance of electronic systems.With this ability to shrink electrical systems comes the many challenges of sustaining,let alone improving,reliability and performance.The fundamental signal,power,and thermal integrity issues are discussed in detail,along with published techniques from around the industry to mitigate these issues in SoP applications. 展开更多
关键词 System on package(SoP) System in package(SiP) System on chip(SoC) Through silicon via(tsv) Signal integrity Power integrity Thermal integrity
下载PDF
射频微系统2.5D/3D封装技术发展与应用 被引量:29
6
作者 崔凯 王从香 胡永芳 《电子机械工程》 2016年第6期1-6,共6页
2.5D/3D封装技术是满足未来射频系统更高集成度、更高性能、更高工作频率需求的主要手段。文中介绍了目前微系统2.5D/3D封装技术的发展趋势及硅通孔(TSV)、微凸点/铜柱、圆片级封装等先进的高密度封装技术,并关注了2.5D/3D封装技术在射... 2.5D/3D封装技术是满足未来射频系统更高集成度、更高性能、更高工作频率需求的主要手段。文中介绍了目前微系统2.5D/3D封装技术的发展趋势及硅通孔(TSV)、微凸点/铜柱、圆片级封装等先进的高密度封装技术,并关注了2.5D/3D封装技术在射频微系统领域的应用及挑战,为射频微系统集成封装技术研究提供参考。 展开更多
关键词 2.5D/3D封装 射频微系统 硅通孔 圆片级封装 热管理
下载PDF
TSV结构热机械可靠性研究综述 被引量:23
7
作者 秦飞 王珺 +3 位作者 万里兮 于大全 曹立强 朱文辉 《半导体技术》 CAS CSCD 北大核心 2012年第11期825-831,共7页
硅通孔(TSV)结构是三维电路集成和器件封装的关键结构单元。TSV结构是由电镀铜填充的Cu-Si复合结构,该结构具有Cu/Ta/SiO2/Si多层界面,而且界面具有一定工艺粗糙度。TSV结构中,由于Cu和Si的热膨胀系数相差6倍,致使TSV器件热应力水平较高... 硅通孔(TSV)结构是三维电路集成和器件封装的关键结构单元。TSV结构是由电镀铜填充的Cu-Si复合结构,该结构具有Cu/Ta/SiO2/Si多层界面,而且界面具有一定工艺粗糙度。TSV结构中,由于Cu和Si的热膨胀系数相差6倍,致使TSV器件热应力水平较高,引发严重的热机械可靠性问题。这些可靠性问题严重影响TSV技术的发展和应用,也制约了基于TSV技术封装产品的市场化进程。针对TSV结构的热机械可靠性问题,综述了国内外研究进展,提出了亟需解决的若干问题:电镀填充及退火工艺过程残余应力测量、TSV界面完整性的量化评价方法、热载荷和电流作用下TSV-Cu的胀出变形计算模型问题等。 展开更多
关键词 硅通孔 可靠性 热失配 应力 界面完整性
下载PDF
微量元素添加对多元Sn-Bi系焊料合金组织与性能的影响 被引量:14
8
作者 徐衡 罗登俊 +2 位作者 颜炎洪 李守委 高娜燕 《微纳电子技术》 CAS 北大核心 2021年第2期124-130,共7页
传统焊料合金由于熔点温度高,不能满足部分有机基板、温度敏感器件以及3D封装等多层封装形式的低温封装要求。以Sn-Bi合金为基体,通过添加微量Ag、Cu、Co和Ni元素形成新型多元合金,对多元合金的熔化性能、润湿性能、微观组织和力学性能... 传统焊料合金由于熔点温度高,不能满足部分有机基板、温度敏感器件以及3D封装等多层封装形式的低温封装要求。以Sn-Bi合金为基体,通过添加微量Ag、Cu、Co和Ni元素形成新型多元合金,对多元合金的熔化性能、润湿性能、微观组织和力学性能进行研究。结果表明:微量元素的添加(质量分数0~1%)对多元Sn-Bi系合金的固相线温度影响很小,降低了SnBi57AgCuCo合金的液相线温度和熔程;添加微量元素降低了合金的表面能,提高了润湿性;多元Sn-Bi系合金的微观组织由SnBi共晶组织、β-Sn相和块状富Bi相组成,微量元素的添加细化了β-Sn相中的Bi相颗粒。组织中的金属间化合物颗粒提高了多元Sn-Bi系合金抗拉强度和延伸率;断口形貌表明合金主要沿Bi相晶界断裂,Bi相的细化可改善焊料合金的力学性能。 展开更多
关键词 SN-BI合金 硅通孔(tsv) 3D封装 熔点 润湿性 微观组织
下载PDF
一种基于MEMS体硅工艺的三维集成T/R模块 被引量:13
9
作者 王清源 吴洪江 +1 位作者 赵宇 赵永志 《半导体技术》 CAS 北大核心 2021年第4期300-304,336,共6页
采用微电子机械系统(MEMS)体硅三维异构集成技术,设计了一种应用于雷达的四通道瓦片式三维集成T/R模块。该模块由三层硅基封装堆叠而成,每层硅基封装内部腔体异构集成多个单片微波集成电路(MMIC),内部采用硅通孔(TSV)实现互连,层间通过... 采用微电子机械系统(MEMS)体硅三维异构集成技术,设计了一种应用于雷达的四通道瓦片式三维集成T/R模块。该模块由三层硅基封装堆叠而成,每层硅基封装内部腔体异构集成多个单片微波集成电路(MMIC),内部采用硅通孔(TSV)实现互连,层间通过焊球互连。模块最终尺寸为8 mm×8 mm×3.5 mm。装配完成后对该模块进行测试,测试结果表明,在34~36 GHz内,模块的饱和发射功率为21 dBm,单通道发射增益达到21 dB,接收增益为23 dB,接收噪声系数小于3.5 dB,同时具备6 bit数控移相和5 bit数控衰减等功能。该模块在4个通道高密度集成的基础上实现了较高的性能。 展开更多
关键词 微系统 微电子机械系统(MEMS)体硅工艺 T/R前端 三维异构集成 硅通孔(tsv)
下载PDF
一种3D堆叠集成电路中间绑定测试时间优化方案 被引量:14
10
作者 常郝 梁华国 +2 位作者 蒋翠云 欧阳一鸣 徐辉 《电子学报》 EI CAS CSCD 北大核心 2015年第2期393-398,共6页
中间绑定测试能够更早地检测出3D堆叠集成电路绑定过程引入的缺陷,但导致测试时间和测试功耗剧增.考虑测试TSV、测试管脚和测试功耗等约束条件,采用整数线性规划方法在不同的堆叠布局下优化中间绑定测试时间.与仅考虑绑定后测试不同,考... 中间绑定测试能够更早地检测出3D堆叠集成电路绑定过程引入的缺陷,但导致测试时间和测试功耗剧增.考虑测试TSV、测试管脚和测试功耗等约束条件,采用整数线性规划方法在不同的堆叠布局下优化中间绑定测试时间.与仅考虑绑定后测试不同,考虑中间绑定测试时,菱形结构和倒金字塔结构比金字塔结构测试时间分别减少4.39%和40.72%,测试TSV增加11.84%和52.24%,测试管脚减少10.87%和7.25%.在测试功耗约束下,金字塔结构的测试时间增加10.07%,而菱形结构和倒金字塔结构测试时间只增加4.34%和2.65%.实验结果表明,菱形结构和倒金字塔结构比金字塔结构更具优势. 展开更多
关键词 三维堆叠集成电路 中间绑定测试 硅通孔 测试访问机制 整数线性规划
下载PDF
基于粒子群算法的多约束3D NoC协同测试规划 被引量:12
11
作者 许川佩 李克梅 《仪器仪表学报》 EI CAS CSCD 北大核心 2017年第3期765-772,共8页
为了提高三维片上网络(3D NoC)资源内核的测试效率,对多约束下的3D NoC进行测试规划。在硅通孔(TSV)数量、功耗以及带宽约束下,分别将TSV位置、IP核测试数据分配作为两个寻优变量,利用离散粒子群算法协同进化,以减少测试时间并提高TSV... 为了提高三维片上网络(3D NoC)资源内核的测试效率,对多约束下的3D NoC进行测试规划。在硅通孔(TSV)数量、功耗以及带宽约束下,分别将TSV位置、IP核测试数据分配作为两个寻优变量,利用离散粒子群算法协同进化,以减少测试时间并提高TSV利用率。在算法中引入全局次优极值对粒子进行指导,提高全局搜索能力;并通过自适应参数调整策略增加种群多样性,从而改善粒子搜索的停滞现象。以国际标准测试集ITC'02中的电路作为仿真对象,仿真结果表明,算法能够有效地完成在多约束下对TSV位置的寻优并合理分配通信资源,缩短了测试时间,提高了TSV利用率。 展开更多
关键词 三维片上网络 测试规划 硅通孔技术 多约束 离散粒子群算法
下载PDF
硅通孔(TSV)转接板微组装技术研究进展 被引量:10
12
作者 刘晓阳 刘海燕 +2 位作者 于大全 吴小龙 陈文录 《电子与封装》 2015年第8期1-8,共8页
以硅通孔(TSV)为核心的三维集成技术是半导体工业界近几年的研发热点,特别是2.5D TSV转接板技术的出现,为实现低成本小尺寸芯片系统封装替代高成本系统芯片(So C)提供了解决方案。转接板作为中介层,实现芯片和芯片、芯片与基板之间的三... 以硅通孔(TSV)为核心的三维集成技术是半导体工业界近几年的研发热点,特别是2.5D TSV转接板技术的出现,为实现低成本小尺寸芯片系统封装替代高成本系统芯片(So C)提供了解决方案。转接板作为中介层,实现芯片和芯片、芯片与基板之间的三维互连,降低了系统芯片制作成本和功耗。在基于TSV转接板的三维封装结构中,新型封装结构及封装材料的引入,大尺寸、高功率芯片和小尺寸、细节距微凸点的应用,都为转接板的微组装工艺及其可靠性带来了巨大挑战。综述了TSV转接板微组装的研究现状,及在转接板翘曲、芯片与转接板的精确对准、微组装相关材料、工艺选择等方面面临的关键问题和研究进展。 展开更多
关键词 硅通孔(tsv) 转接板 微组装技术 基板 2.5D/3D集成
下载PDF
应用于MEMS封装的TSV工艺研究 被引量:10
13
作者 王宇哲 汪学方 +5 位作者 徐明海 吕植成 徐春林 胡畅 王志勇 刘胜 《微纳电子技术》 CAS 北大核心 2012年第1期62-67,共6页
开展了应用于微机电系统(MEMS)封装的硅通孔(TSV)工艺研究,分析了典型TSV的工艺,使用Bosch工艺干法刻蚀形成通孔,气体SF6和气体C4F8的流量分别为450和190 cm3/min,一个刻蚀周期内的刻蚀和保护时长分别为8和3 s;热氧化形成绝缘层;溅射50 ... 开展了应用于微机电系统(MEMS)封装的硅通孔(TSV)工艺研究,分析了典型TSV的工艺,使用Bosch工艺干法刻蚀形成通孔,气体SF6和气体C4F8的流量分别为450和190 cm3/min,一个刻蚀周期内的刻蚀和保护时长分别为8和3 s;热氧化形成绝缘层;溅射50 nm Ti黏附阻挡层和1μm Cu种子层;使用硫酸铜和甲基磺酸铜体系电镀液电镀填充通孔,比较了双面电镀和自下而上电镀工艺;最终获得了硅片厚度370μm、通孔直径60μm TSV加工工艺。测试结果证明:样品TSV无孔隙;其TSV电阻值小于0.01Ω;样品气密性良好。 展开更多
关键词 硅通孔(tsv) 微机电系统(MEMS)封装 Bosch工艺 刻蚀 电镀
下载PDF
基于MEMS技术的三维集成射频收发微系统 被引量:9
14
作者 祁飞 杨拥军 +1 位作者 杨志 汪蔚 《微纳电子技术》 北大核心 2016年第3期183-187,共5页
基于电学互连的贯穿硅通孔(TSV)和高精度圆片级键合等MEMS加工技术,提出了一种硅基射频收发微系统的三维集成结构设计方案,在硅基衬底上将MEMS滤波器、MMIC芯片和控制芯片在垂直方向上集成为单个系统级封装芯片,开发了一套可应用于制备... 基于电学互连的贯穿硅通孔(TSV)和高精度圆片级键合等MEMS加工技术,提出了一种硅基射频收发微系统的三维集成结构设计方案,在硅基衬底上将MEMS滤波器、MMIC芯片和控制芯片在垂直方向上集成为单个系统级封装芯片,开发了一套可应用于制备三维集成射频收发微系统的MEMS加工工艺流程。通过基于MEMS技术的三维集成工艺,成功制备了三维集成C波段射频收发微系统芯片样品,芯片样品尺寸为14 mm×11 mm×1.4 mm,测试结果表明,制作的三维集成C波段射频收发微系统样品技术指标符合设计预期,实现了在硅基衬底上有源器件和无源器件的三维集成,验证了所开发工艺的可行性。 展开更多
关键词 微电子机械系统(MEMS)技术 三维集成 贯穿硅通孔(tsv) 射频收发 微系统
下载PDF
惯性微系统封装集成技术研究进展 被引量:10
15
作者 李男男 邢朝洋 《导航与控制》 2018年第6期28-34,共7页
随着微机电系统(Micro Electro Mechanical System,MEMS)的器件圆片级封装技术、垂直互连转接板技术、新键合工艺技术等技术研究的出现,惯性微系统正在朝着三维封装集成架构发展,以满足微电子技术更高集成度、更小体积、更低功耗、更低... 随着微机电系统(Micro Electro Mechanical System,MEMS)的器件圆片级封装技术、垂直互连转接板技术、新键合工艺技术等技术研究的出现,惯性微系统正在朝着三维封装集成架构发展,以满足微电子技术更高集成度、更小体积、更低功耗、更低成本的发展需求。介绍了MEMS惯性器件和MEMS惯性微系统三维集成技术,硅通孔(Through Silicon Via,TSV)三维互连技术和倒装芯片技术为惯性MEMS微系统三维集成一体化提供了设计空间,有效地降低了惯性MEMS三维集成模块的体积、质量,提高了集成度,符合未来惯性MEMS三维集成多功能融合趋势的需求。 展开更多
关键词 微机电系统 惯性微系统 三维集成 硅通孔 倒装芯片
原文传递
TSV结构SiP模块的等效建模仿真与热阻测试 被引量:9
16
作者 李逵 张庆学 +1 位作者 张欲欣 杨宇军 《半导体技术》 CAS 北大核心 2020年第12期982-987,共6页
基于硅通孔(TSV)结构的系统级封装(SiP)模块内部存在多个微焊点层,数量众多的微焊点与模块尺寸差异较大,使得建模时网格划分困难和仿真计算效率低。研究了TSV结构微焊点层的均匀化等效建模方法,以TSV结构内的芯片微焊点层作为研究对象,... 基于硅通孔(TSV)结构的系统级封装(SiP)模块内部存在多个微焊点层,数量众多的微焊点与模块尺寸差异较大,使得建模时网格划分困难和仿真计算效率低。研究了TSV结构微焊点层的均匀化等效建模方法,以TSV结构内的芯片微焊点层作为研究对象,通过仿真和理论计算其等效导热系数、等效密度和等效比热容等热特性参数,建立SiP模块的详细模型和等效模型进行仿真分析,并基于瞬态双界面测量方法测出SiP模块的结壳热阻值,再对比分析详细模型和等效模型的仿真热阻值和测量偏离值。结果表明:围绕微焊点层结构的均匀化等效建模方法具有较高的仿真准确度,且计算效率显著提高,适用于复杂封装结构模块的热仿真分析。 展开更多
关键词 硅通孔(tsv)结构 微焊点层 均匀化等效建模 热阻测试 系统级封装(SiP)
下载PDF
TSV三维集成的缺陷检测技术 被引量:8
17
作者 陈鹏飞 宿磊 +2 位作者 独莉 廖广兰 史铁林 《半导体技术》 CAS CSCD 北大核心 2016年第1期63-69,共7页
硅通孔(TSV)三维集成以其集成密度大、互连延时短以及潜在经济效益高等优势迅速成为了研究热点,三维集成的缺陷检测技术对于优化制造工艺、降低生产成本以及提高器件可靠性等方面均具有十分重要的意义。总结了TSV三维集成缺陷检测面临... 硅通孔(TSV)三维集成以其集成密度大、互连延时短以及潜在经济效益高等优势迅速成为了研究热点,三维集成的缺陷检测技术对于优化制造工艺、降低生产成本以及提高器件可靠性等方面均具有十分重要的意义。总结了TSV三维集成缺陷检测面临的巨大挑战,详细介绍了四类缺陷检测方法,包括电学检测方法、光学检测方法、声学检测方法以及X射线检测方法,讨论了这些方法应用于三维集成缺陷检测的原理、特性、不足以及需要解决的关键问题。未来三维集成缺陷将愈加复杂,需要不断加强缺陷的生成和演变机理研究,丰富缺陷检测方法,并持续改善各类方法的检测精度、稳定性以及检测效率。 展开更多
关键词 硅通孔(tsv) 三维(3D)集成 缺陷检测 电学检测 光学检测 声学检测 X射线检测
下载PDF
三维集成电路中硅通孔复合故障的检测与诊断 被引量:5
18
作者 尚玉玲 谭伟鹏 李春泉 《半导体技术》 CAS 北大核心 2019年第12期976-982,共7页
在硅通孔(TSV)制造工艺中,TSV不可避免会出现电阻开路和电流泄漏同时存在的复合故障,且相比TSV单一故障,复合故障会大大降低三维集成电路的可靠性。以TSV作为环形振荡器的负载,以环形振荡器的振荡周期与占空比为测试参数,提出了一种基... 在硅通孔(TSV)制造工艺中,TSV不可避免会出现电阻开路和电流泄漏同时存在的复合故障,且相比TSV单一故障,复合故障会大大降低三维集成电路的可靠性。以TSV作为环形振荡器的负载,以环形振荡器的振荡周期与占空比为测试参数,提出了一种基于粒子群优化(PSO)的最小二乘支持向量机(LSSVM)的故障诊断模型。利用不同故障类型的振荡周期与占空比的数据来训练LSSVM,采用PSO优化LSSVM的结构参数,提高了模型诊断的效率与正确率。仿真结果表明,该方法不仅能够检测出故障,还可以将故障进行分类,即开路故障、泄漏故障以及不同程度的复合故障。采用LSSVM的平均故障诊断正确率为95.17%,而采用PSO优化后的LSSVM,平均故障诊断正确率达到97.17%。 展开更多
关键词 硅通孔(tsv) tsv复合故障 集成电路 粒子群优化(PSO) 最小二乘支持向量机(LSSVM) 环形振荡器
下载PDF
三维TSV集成电路电磁敏感性分析方法 被引量:5
19
作者 秦海潮 阎照文 +1 位作者 苏东林 张伟 《北京航空航天大学学报》 EI CAS CSCD 北大核心 2017年第12期2406-2415,共10页
研究了三维集成电路(3D ICs)中硅通孔(TSV)的建模方法及三维集成电路电源分配网络(PDN)的建模方法,并结合印制电路板(PCB)的电源分布网络和芯片PDN模型,提出了一种对板级三维集成电路进行电源网络上电磁敏感性(EMS)的建模和协同分析方... 研究了三维集成电路(3D ICs)中硅通孔(TSV)的建模方法及三维集成电路电源分配网络(PDN)的建模方法,并结合印制电路板(PCB)的电源分布网络和芯片PDN模型,提出了一种对板级三维集成电路进行电源网络上电磁敏感性(EMS)的建模和协同分析方法。首先给出了地-信号(GS)结构和地-信号1-信号2-地(GSSG)结构TSV的电路模型,电路模型与数值仿真结果做了对比,验证了TSV电路建模方法的准确性。接着对PCB板级三维集成电路中PCB的电源分布网络,PCB过孔,集成电路封装参数进行建模。最后创建了一个PCB-三维集成电路电磁敏感性级联分析模型,使用该模型来研究三维集成电路对电源干扰的敏感特性,并由此指导三维集成电路的敏感性分析。 展开更多
关键词 硅通孔(tsv) tsv电路模型 电源分配网络(PDN) 电磁敏感性(EMS) 印制电路板(PCB)
下载PDF
毫米波硅基SiP模块设计 被引量:6
20
作者 张先荣 《电讯技术》 北大核心 2023年第5期741-747,共7页
设计了一款采用硅基板作为载体的毫米波上变频微系统系统级封装(System in Package,SiP)模块。该模块利用类同轴硅通孔(Through-Silicon-Via,TSV)结构解决了毫米波频段信号在转接板层间低损耗垂直传输的问题。该结构整体采用四层硅基板... 设计了一款采用硅基板作为载体的毫米波上变频微系统系统级封装(System in Package,SiP)模块。该模块利用类同轴硅通孔(Through-Silicon-Via,TSV)结构解决了毫米波频段信号在转接板层间低损耗垂直传输的问题。该结构整体采用四层硅基板封装,并在封装完成后对硅基射频SiP模块进行了测试。测试结果显示,在工作频段29~31 GHz之间,其增益大于27 dB,端口驻波小于1.4,且带外杂散抑制大于55 dB。该毫米波硅基SiP模块具有结构简单、集成度高、射频性能良好等优点,其体积不到传统二维集成结构的5%,实现了毫米波频段模块的微系统化,可广泛运用于射频微系统。 展开更多
关键词 毫米波上变频系统 硅基转接板 系统级封装(SiP) 硅通孔(tsv)
下载PDF
上一页 1 2 7 下一页 到第
使用帮助 返回顶部