期刊导航
期刊开放获取
cqvip
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
2
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式:
文摘
详细
列表
相关度排序
被引量排序
时效性排序
基于FPGA的二维双向CFAR处理器的设计与实现
被引量:
3
1
作者
高巍
谢芳
+3 位作者
蒋荣堃
杨昊
王晓华
吕余青
《北京理工大学学报》
EI
CAS
CSCD
北大核心
2021年第5期536-541,共6页
在雷达自适应检测中,一维恒虚警率(CFAR)处理器只能在单一维度进行目标检测.因此基于一维CFAR算法提出一种在现场可编程门阵列(FPGA)上实现的二维双向CFAR处理器结构.该结构同时考虑了距离维和多普勒维的检测信息,提高了检测精确度.该...
在雷达自适应检测中,一维恒虚警率(CFAR)处理器只能在单一维度进行目标检测.因此基于一维CFAR算法提出一种在现场可编程门阵列(FPGA)上实现的二维双向CFAR处理器结构.该结构同时考虑了距离维和多普勒维的检测信息,提高了检测精确度.该处理器支持CA、GO、SO、OSCA、OSGO、OSSO等6种CFAR检测算法可选,支持参考单元数量、保护单元数量、排序值、门限因子可配置,可在多种杂波环境下应用.实验结果表明,当信噪比为12 dB时,6种检测算法检测概率均在80%以上;该处理器的最大综合时钟频率为137 MHz,使用的逻辑单元远小于FPGA资源,可以满足工程实际应用要求.
展开更多
关键词
雷达自适应检测
二维
cfar
现场可编程门阵列(FPGA)
可配置
下载PDF
职称材料
基于FPGA的二维OS-CFAR设计与实现
被引量:
6
2
作者
刘中祥
宋志勇
付强
《全球定位系统》
CSCD
2015年第5期76-80,共5页
二维OS-CFAR检测器在雷达目标检测中具有较好的检测性能,特别是在多目标以及动态杂波环境中,具有较强的抗干扰目标的能力。本文基于FPGA设计和实现了二维OS-CFAR检测器,采用并行寻址以及二元积累判决等结构解决了FPGA实现中二维空间上...
二维OS-CFAR检测器在雷达目标检测中具有较好的检测性能,特别是在多目标以及动态杂波环境中,具有较强的抗干扰目标的能力。本文基于FPGA设计和实现了二维OS-CFAR检测器,采用并行寻址以及二元积累判决等结构解决了FPGA实现中二维空间上参考单元寻址困难以及排序运算计算量大、耗时长、实时性不高的问题,实现了对距离-多普勒平面内所有检测点的流水作业,提高了二维有序恒虚警检测的实时性,满足了工程应用的要求。通过将FPGA实现结果与理论检测结果进行比较,验证了本文方法的有效性。
展开更多
关键词
二维OS-
cfar
FPGA
数据流
二元积累
下载PDF
职称材料
题名
基于FPGA的二维双向CFAR处理器的设计与实现
被引量:
3
1
作者
高巍
谢芳
蒋荣堃
杨昊
王晓华
吕余青
机构
北京理工大学信息与电子学院
中国船舶集团有限公司第八研究院
出处
《北京理工大学学报》
EI
CAS
CSCD
北大核心
2021年第5期536-541,共6页
文摘
在雷达自适应检测中,一维恒虚警率(CFAR)处理器只能在单一维度进行目标检测.因此基于一维CFAR算法提出一种在现场可编程门阵列(FPGA)上实现的二维双向CFAR处理器结构.该结构同时考虑了距离维和多普勒维的检测信息,提高了检测精确度.该处理器支持CA、GO、SO、OSCA、OSGO、OSSO等6种CFAR检测算法可选,支持参考单元数量、保护单元数量、排序值、门限因子可配置,可在多种杂波环境下应用.实验结果表明,当信噪比为12 dB时,6种检测算法检测概率均在80%以上;该处理器的最大综合时钟频率为137 MHz,使用的逻辑单元远小于FPGA资源,可以满足工程实际应用要求.
关键词
雷达自适应检测
二维
cfar
现场可编程门阵列(FPGA)
可配置
Keywords
radar
adaptive
detection
two
-
dimensional
cfar
field
programmable
gate
array(FPGA)
configurable
分类号
TN957 [电子电信—信号与信息处理]
下载PDF
职称材料
题名
基于FPGA的二维OS-CFAR设计与实现
被引量:
6
2
作者
刘中祥
宋志勇
付强
机构
国防科学技术大学电子科学与工程学院
出处
《全球定位系统》
CSCD
2015年第5期76-80,共5页
文摘
二维OS-CFAR检测器在雷达目标检测中具有较好的检测性能,特别是在多目标以及动态杂波环境中,具有较强的抗干扰目标的能力。本文基于FPGA设计和实现了二维OS-CFAR检测器,采用并行寻址以及二元积累判决等结构解决了FPGA实现中二维空间上参考单元寻址困难以及排序运算计算量大、耗时长、实时性不高的问题,实现了对距离-多普勒平面内所有检测点的流水作业,提高了二维有序恒虚警检测的实时性,满足了工程应用的要求。通过将FPGA实现结果与理论检测结果进行比较,验证了本文方法的有效性。
关键词
二维OS-
cfar
FPGA
数据流
二元积累
Keywords
two
-
dimensional
OS-
cfar
FPGA
data
flow
binary
integration
分类号
TN957 [电子电信—信号与信息处理]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
基于FPGA的二维双向CFAR处理器的设计与实现
高巍
谢芳
蒋荣堃
杨昊
王晓华
吕余青
《北京理工大学学报》
EI
CAS
CSCD
北大核心
2021
3
下载PDF
职称材料
2
基于FPGA的二维OS-CFAR设计与实现
刘中祥
宋志勇
付强
《全球定位系统》
CSCD
2015
6
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部