期刊文献+
共找到8篇文章
< 1 >
每页显示 20 50 100
基于状态机控制的硬件Page Walk方案与实现
1
作者 路冬冬 王炳凯 杜鑫 《计算机与数字工程》 2019年第11期2733-2737,共5页
在现代微处理器中,虚实地址代换一般处于Cache访问的关键路径上,旁路转换缓冲(TLB)作为虚实地址代换的专用缓冲,用于提高虚实地址代换的速度。当不命中TLB时,需要逐级查找页表以获取代换后的物理地址。论文提出一种基于状态机控制的硬... 在现代微处理器中,虚实地址代换一般处于Cache访问的关键路径上,旁路转换缓冲(TLB)作为虚实地址代换的专用缓冲,用于提高虚实地址代换的速度。当不命中TLB时,需要逐级查找页表以获取代换后的物理地址。论文提出一种基于状态机控制的硬件自动查找页表并装填TLB的方案,并给出具体实现;同时,结合页表结构Cache,对状态机进行优化,进一步提升硬件查找页表的速度,降低TLB Miss的处理开销。 展开更多
关键词 虚实地址代换 旁路转换缓冲 页表 页表查找 页表结构Cache
下载PDF
32位RISC中存储管理单元的设计 被引量:5
2
作者 李瑛 高德远 +1 位作者 张盛兵 樊晓桠 《西北工业大学学报》 EI CAS CSCD 北大核心 2004年第3期365-369,共5页
多任务处理要求在处理器中集成片上的存储管理单元 ( MMU) ,支持虚拟存储管理 ,通过硬件 MMU把虚地址转换成物理地址。提出了 32位超标量 RISC微处理器的 MMU体系结构 ,论述了逻辑地址到物理地址转换的 3种机制以及相应的存储保护和异... 多任务处理要求在处理器中集成片上的存储管理单元 ( MMU) ,支持虚拟存储管理 ,通过硬件 MMU把虚地址转换成物理地址。提出了 32位超标量 RISC微处理器的 MMU体系结构 ,论述了逻辑地址到物理地址转换的 3种机制以及相应的存储保护和异常处理 ;着重讨论 TLB( Translation Lookaside Buffer)的设计原则 ,并对其 3种设计结构进行分析比较 ,优化了 TLB的组织结构 ;给出了 MMU的组成、数据通路、控制通路 ,解决了速度瓶颈 ,满足了芯片的设计要求。整个芯片用 TSMC 0 .2 5μm工艺实现 ,芯片面积为 5 mm× 5 mm,主频为 66MHz。 展开更多
关键词 存储管理单元 块地址转换 转换后援缓冲
下载PDF
“龙腾”R2微处理器存储管理单元的设计与实现 被引量:3
3
作者 屈文新 樊晓桠 《西北工业大学学报》 EI CAS CSCD 北大核心 2007年第1期137-141,共5页
虚拟内存是一种管理物理内存资源的技术,将虚拟地址空间映像到物理地址空间。提出了一种设计32位超标量微处理器存储管理单元体系结构的方法,实现了访存和访I/O的逻辑地址到物理地址的转换,讨论了TLB(Translation Lookaside Buffer)设... 虚拟内存是一种管理物理内存资源的技术,将虚拟地址空间映像到物理地址空间。提出了一种设计32位超标量微处理器存储管理单元体系结构的方法,实现了访存和访I/O的逻辑地址到物理地址的转换,讨论了TLB(Translation Lookaside Buffer)设计中的关键技术以及在段、块或页的基础上提供的访问保护,满足了“龙腾”R2微处理器芯片的设计要求。整个芯片采用0.18μmCMOS工艺实现,芯片面积在4.8 mm×5.2 mm之内,核心频率超过233 MHz,功耗小于1.5 W。 展开更多
关键词 存储管理单元 逻辑地址 物理地址 TLB
下载PDF
基于MIPS架构的内存虚拟化研究 被引量:3
4
作者 蔡万伟 台运方 +1 位作者 刘奇 张戈 《计算机研究与发展》 EI CSCD 北大核心 2013年第10期2247-2252,共6页
内存虚拟化是系统虚拟化中如何有效抽象、利用、隔离计算机物理内存的重要方法,决定着系统虚拟化的整体性能.传统的纯软件内存虚拟化方法会产生较大的资源开销并且兼容性差,而硬件辅助的内存虚拟化方法需要重新设计处理器硬件架构.基于M... 内存虚拟化是系统虚拟化中如何有效抽象、利用、隔离计算机物理内存的重要方法,决定着系统虚拟化的整体性能.传统的纯软件内存虚拟化方法会产生较大的资源开销并且兼容性差,而硬件辅助的内存虚拟化方法需要重新设计处理器硬件架构.基于MIPS架构处理器提出一种软硬件协同的内存虚拟化方法,在不增加硬件支持的情况下提高内存虚拟化性能.提出的多层虚拟地址空间模型不仅可以解决MIPS架构处理器存在的虚拟化缺陷,而且可以在已有的内存虚拟化方法上提高性能.在多层虚拟地址空间模型的基础上,提出基于地址空间标识码(address space identity,ASID)、动态划分的旁路转换缓冲(translation lookaside buffer,TLB)共享方法,降低了虚拟机切换的开销.最终,在MIPS架构的龙芯3号处理器上实现了系统虚拟机VIRT-LOONGSON.性能测试表明,提出的方法可以提高大多数测试程序的性能,达到二进制翻译执行性能的3~5倍,并在TLB模拟方法的基础上提高了5%~16%的性能. 展开更多
关键词 系统虚拟化 内存虚拟化 旁路转换缓冲共享 MIPS 龙芯3号处理器
下载PDF
利用内存映射连续性提高TLB地址覆盖范围的技术评测 被引量:2
5
作者 班义琨 张炜奇 +1 位作者 周昱晨 易江芳 《北京大学学报(自然科学版)》 EI CAS CSCD 北大核心 2020年第6期1165-1168,共4页
定义并评测典型基准测序程序内存映射中的连续性分布,验证程序的内存映射中普遍存在多样的连续性(混合连续性)。对利用内存映射连续性提高TLB翻译覆盖范围的技术进行评测,发现混合连续性的存在能够限制现有技术在真实场景中的实际效果。
关键词 虚拟存储 混合连续性 变换旁路缓冲器
下载PDF
32位微处理器的体系结构
6
作者 刘方鑫 《中国矿业大学学报》 EI CAS CSCD 北大核心 1989年第3期51-57,共7页
本文根据体系结构的观点,讨论了32位微处理器的特点。它既引入了大型机及超级小型机体系结构的优点,又选用了哈佛、RISC及多微处理器等新型体系结构。因此,它具有较好的性能。
关键词 微处理器 体系结构 缓冲器
下载PDF
RiTLB:基于存储区域重用的iTLB设计
7
作者 谢劲松 佟冬 +3 位作者 李险峰 庞九凤 王克义 程旭 《北京大学学报(自然科学版)》 EI CAS CSCD 北大核心 2009年第4期607-615,共9页
通过重用存储区域的标识设计iTLB。首先,将虚拟页号的高位编码成较短的存储区域标识,来减少iTLB查询时的比较位数。其次,在运行到新的存储区域之前,一直重用上次指令所在的存储区域的标识。实验结果表明,与参考iTLB设计相比,这种存储区... 通过重用存储区域的标识设计iTLB。首先,将虚拟页号的高位编码成较短的存储区域标识,来减少iTLB查询时的比较位数。其次,在运行到新的存储区域之前,一直重用上次指令所在的存储区域的标识。实验结果表明,与参考iTLB设计相比,这种存储区域重用的iTLB设计技术,其平均功耗降低了62.84%,延迟减少了9.96%,面积减少了44.78%,而平均性能仅下降了0.23%。 展开更多
关键词 存储区域 重用 指令转换旁视缓冲
下载PDF
基于内存页面动态合并的旁路转换缓冲器设计
8
作者 陈志坚 孟建熠 +1 位作者 葛海通 严晓浪 《浙江大学学报(工学版)》 EI CAS CSCD 北大核心 2012年第1期118-122,共5页
针对内存管理中虚拟页面和物理页面连续分配的特性,提出可对相邻页面进行动态合并的旁路转换缓冲器(TLB)设计方法.该方法的核心思想是在处理器运行过程中,通过对相邻页面的递归合并,动态扩展单个TLB表项的地址映射范围,提高TLB表项的利... 针对内存管理中虚拟页面和物理页面连续分配的特性,提出可对相邻页面进行动态合并的旁路转换缓冲器(TLB)设计方法.该方法的核心思想是在处理器运行过程中,通过对相邻页面的递归合并,动态扩展单个TLB表项的地址映射范围,提高TLB表项的利用率并降低TLB缺失率.在两级TLB架构中,提出基于快速uTLB(fuT-LB)和影子uTLB(suTLB)动态切换的新型uTLB结构,作为两级TLB架构的一级缓存,为页面动态合并提供现场和载体,页面合并过程对软件透明.基于Mibench测试基准的实验结果表明,与filter-TLB架构相比,该页面动态合并方法可以平均降低TLB缺失率达27%. 展开更多
关键词 内存管理 旁路转换缓冲器(TLB) 页面动态合并
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部